<div dir="ltr">Hello DRM developers,<br><br>

<p class="MsoNormal">I am looking after some documentation of the performance
management of the GPU hardware, like registers</p>

<p class="MsoNormal">#define
GEN6_RPNSWREQ                                                        
0xA008</p>

<p class="MsoNormal">#define GEN6_RP_CONTROL                                                    
0xA024</p>

<p class="MsoNormal"> </p>

<p class="MsoNormal">and the likes.</p>

<p class="MsoNormal"> </p>

<p class="MsoNormal">I have checked Intel documentation online, but could not
find any reference to those registers. As I understand they are in the graphics
MMIO space, but could not find any specs for these registers.</p>

<p class="MsoNormal">Your help is really appreciated.</p>

<p class="MsoNormal">BR,</p>

<p class="MsoNormal"> </p>

<p class="MsoNormal">Gabor Bereczki </p>

<br></div>