<div class="gmail_quote">On Wed, Oct 5, 2011 at 16:48, Jesse Barnes <span dir="ltr"><<a href="mailto:jbarnes@virtuousgeek.org">jbarnes@virtuousgeek.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex;">

<div class="im">On Wed,  5 Oct 2011 10:25:21 -0700<br>
Jesse Barnes <<a href="mailto:jbarnes@virtuousgeek.org">jbarnes@virtuousgeek.org</a>> wrote:<br>
<br>
> Handle PLL allocation and transcoder select bits on CPT+.<br>
<br>
</div>Updated patch that fixes the bug with VGA plus two HDMI.  Was missing<br>
the composite sync bits in the FDI TX side (setting them everywhere<br>
here just to be safe).<br>
<br>
--<br>
Jesse Barnes, Intel Open Source Technology Center<br></blockquote><div><br><br>
The following chunk which we discussed on IRC earlier today made it work correctly on IVB:<br>

<br clear="all"></div></div>From 8a5e2eb86f62ab14ca0c12b16628e009d1fcbe98 Mon Sep 17 00:00:00 2001<br>From: Eugeni Dodonov <<a href="mailto:eugeni.dodonov@intel.com">eugeni.dodonov@intel.com</a>><br>Date: Wed, 5 Oct 2011 18:34:09 -0300<br>

Subject: [PATCH] Enable composite sync bit on IVB<br><br>Signed-off-by: Eugeni Dodonov <<a href="mailto:eugeni.dodonov@intel.com">eugeni.dodonov@intel.com</a>><br>---<br> drivers/gpu/drm/i915/intel_display.c |    2 ++<br>

 1 files changed, 2 insertions(+), 0 deletions(-)<br><br>diff --git a/drivers/gpu/drm/i915/intel_display.c b/drivers/gpu/drm/i915/intel_display.c<br>index e63a187..26cadff 100644<br>--- a/drivers/gpu/drm/i915/intel_display.c<br>

+++ b/drivers/gpu/drm/i915/intel_display.c<br>@@ -2608,6 +2608,7 @@ static void ivb_manual_fdi_link_train(struct drm_crtc *crtc)<br>     temp |= FDI_LINK_TRAIN_PATTERN_1_IVB;<br>     temp &= ~FDI_LINK_TRAIN_VOL_EMP_MASK;<br>

     temp |= FDI_LINK_TRAIN_400MV_0DB_SNB_B;<br>+    temp |= FDI_COMPOSITE_SYNC;<br>     I915_WRITE(reg, temp | FDI_TX_ENABLE);<br> <br>     reg = FDI_RX_CTL(pipe);<br>@@ -2615,6 +2616,7 @@ static void ivb_manual_fdi_link_train(struct drm_crtc *crtc)<br>

     temp &= ~FDI_LINK_TRAIN_AUTO;<br>     temp &= ~FDI_LINK_TRAIN_PATTERN_MASK_CPT;<br>     temp |= FDI_LINK_TRAIN_PATTERN_1_CPT;<br>+    temp |= FDI_COMPOSITE_SYNC;<br>     I915_WRITE(reg, temp | FDI_RX_ENABLE);<br>

 <br>     POSTING_READ(reg);<br>-- <br>1.7.6.4<br><br>-- <br>Eugeni Dodonov<a href="http://eugeni.dodonov.net/" target="_blank"><br></a><br>