<div class="gmail_quote">On Thu, Mar 22, 2012 at 07:16, Daniel Vetter <span dir="ltr"><<a href="mailto:daniel@ffwll.ch">daniel@ffwll.ch</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">

<div class="im">On Wed, Mar 21, 2012 at 10:09:58PM -0300, Eugeni Dodonov wrote:<br>
> We don't have those bits on Haswell anymore, so do not set them.<br>
><br>
> Signed-off-by: Eugeni Dodonov <<a href="mailto:eugeni.dodonov@intel.com">eugeni.dodonov@intel.com</a>><br>
<br>
</div>Hm, how is 6bpp dithering supposed to work now, when e.g. a lame dp link<br>
can't handle more due to bandwidth issues?<br></blockquote><div><br></div><div>It is handled when configuring DDI link instead now. So same functionality, but in different place.</div><div><br></div><div>I also noticed that this my patch ended up in a wrong place - in i9xx_crtc_mode_set instead of ironlake_crtc_mode_set; I'll have to rework it anyway. Duh...</div>

<div><br></div></div>-- <br>Eugeni Dodonov<a href="http://eugeni.dodonov.net/" target="_blank"><br></a><br>