<div class="gmail_quote">On Thu, Mar 22, 2012 at 18:38, Jesse Barnes <span dir="ltr"><<a href="mailto:jbarnes@virtuousgeek.org">jbarnes@virtuousgeek.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">

ValleyView and similar hardware (like CedarView) put some display<br>
related registers like the PLL controls and dividers on a DPIO bus.  Add<br>
simple indirect register access routines to get to those registers.<br>
<br>
v2: move new wait_for macro to intel_drv.h (Ben)<br>
    fix DPIO_PKT double write (Ben)<br>
    add debugfs file<br>
<br>
Signed-off-by: Jesse Barnes <<a href="mailto:jbarnes@virtuousgeek.org">jbarnes@virtuousgeek.org</a>><br></blockquote><div><br></div><div>(Also answering danvet's question on one of my patches).</div><div><br></div>

<div>Those dpio read/write routines are very similar to the SBI ones for LPT, but some subtle registers changes make them different enough not to be directly reused AFAIK. So I think we'll have to stick with a set of DPIO and SBI ops for now.</div>

<div><br></div><div>So other that the other Ben's and Chris'  comments about this:</div><div><br></div><div>Reviewed-by: Eugeni Dodonov <<a href="mailto:eugeni.dodonov@intel.com">eugeni.dodonov@intel.com</a>></div>

<div><br></div></div>-- <br>Eugeni Dodonov<a href="http://eugeni.dodonov.net/" target="_blank"><br></a><br>