<div dir="ltr"><div>We do have to continue the investigation on the link training side, but since 76711 is a critical I'm completely in favor of this workaround for now.</div><div><br></div><div>I just tested and it worked very well here, so:</div>
<div><br></div>Tested-by: Rodrigo Vivi <<a href="mailto:rodrigo.vivi@gmail.com">rodrigo.vivi@gmail.com</a>><div>Reviewed-by: Rodrigo Vivi <<a href="mailto:rodrigo.vivi@gmail.com">rodrigo.vivi@gmail.com</a>></div>
</div><div class="gmail_extra"><br><br><div class="gmail_quote">On Wed, May 14, 2014 at 6:02 AM, Jani Nikula <span dir="ltr"><<a href="mailto:jani.nikula@intel.com" target="_blank">jani.nikula@intel.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">There are certain BDW high res eDP machines that regressed due to<br>
<br>
commit 38aecea0ccbb909d635619cba22f1891e589b434<br>
Author: Daniel Vetter <<a href="mailto:daniel.vetter@ffwll.ch">daniel.vetter@ffwll.ch</a>><br>
Date:   Mon Mar 3 11:18:10 2014 +0100<br>
<br>
    drm/i915: reverse dp link param selection, prefer fast over wide again<br>
<br>
The commit lead to 2 lanes at 5.4 Gbps being used instead of 4 lanes at<br>
2.7 Gbps on the affected machines. Link training succeeded for both, but<br>
the screen remained blank with the former config. Further investigation<br>
showed that 4 lanes at 5.4 Gbps worked also.<br>
<br>
The root cause for the blank screen using 2 lanes remains unknown, but<br>
apparently the driver for a certain other operating system by default<br>
uses the max available lanes. Follow suit on Broadwell eDP, for at least<br>
until we figure out what is going on.<br>
<br>
Bugzilla: <a href="https://bugs.freedesktop.org/show_bug.cgi?id=76711" target="_blank">https://bugs.freedesktop.org/show_bug.cgi?id=76711</a><br>
Reviewed-by: Daniel Vetter <<a href="mailto:daniel.vetter@ffwll.ch">daniel.vetter@ffwll.ch</a>><br>
Signed-off-by: Jani Nikula <<a href="mailto:jani.nikula@intel.com">jani.nikula@intel.com</a>><br>
---<br>
 drivers/gpu/drm/i915/intel_dp.c | 7 ++++++-<br>
 1 file changed, 6 insertions(+), 1 deletion(-)<br>
<br>
diff --git a/drivers/gpu/drm/i915/intel_dp.c b/drivers/gpu/drm/i915/intel_dp.c<br>
index 9f67b724dc28..6eaefca0048d 100644<br>
--- a/drivers/gpu/drm/i915/intel_dp.c<br>
+++ b/drivers/gpu/drm/i915/intel_dp.c<br>
@@ -849,7 +849,12 @@ intel_dp_compute_config(struct intel_encoder *encoder,<br>
                        bpp = dev_priv->vbt.edp_bpp;<br>
                }<br>
<br>
-               if (dev_priv->vbt.edp_lanes) {<br>
+               if (IS_BROADWELL(dev)) {<br>
+                       /* Yes, it's an ugly hack. */<br>
+                       min_lane_count = max_lane_count;<br>
+                       DRM_DEBUG_KMS("forcing lane count to max (%u) on BDW\n",<br>
+                                     min_lane_count);<br>
+               } else if (dev_priv->vbt.edp_lanes) {<br>
                        min_lane_count = min(dev_priv->vbt.edp_lanes,<br>
                                             max_lane_count);<br>
                        DRM_DEBUG_KMS("using min %u lanes per VBT\n",<br>
<span class="HOEnZb"><font color="#888888">--<br>
1.9.1<br>
<br>
_______________________________________________<br>
Intel-gfx mailing list<br>
<a href="mailto:Intel-gfx@lists.freedesktop.org">Intel-gfx@lists.freedesktop.org</a><br>
<a href="http://lists.freedesktop.org/mailman/listinfo/intel-gfx" target="_blank">http://lists.freedesktop.org/mailman/listinfo/intel-gfx</a><br>
</font></span></blockquote></div><br><br clear="all"><div><br></div>-- <br><div>Rodrigo Vivi</div><div>Blog: <a href="http://blog.vivi.eng.br" target="_blank">http://blog.vivi.eng.br</a></div><div> </div>
</div>