<div dir="ltr">Reviewed-by: Rodrigo Vivi <<a href="mailto:rodrigo.vivi@intel.com">rodrigo.vivi@intel.com</a>></div><div class="gmail_extra"><br><br><div class="gmail_quote">On Thu, Jul 10, 2014 at 12:31 PM, Paulo Zanoni <span dir="ltr"><<a href="mailto:przanoni@gmail.com" target="_blank">przanoni@gmail.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">2014-07-08 11:58 GMT-03:00 Daniel Vetter <<a href="mailto:daniel@ffwll.ch">daniel@ffwll.ch</a>>:<br>
<div class="">> On Tue, Jul 08, 2014 at 11:15:03AM -0300, Paulo Zanoni wrote:<br>
>> 2014-07-07 18:23 GMT-03:00 Daniel Vetter <<a href="mailto:daniel@ffwll.ch">daniel@ffwll.ch</a>>:<br>
>> > On Fri, Jul 04, 2014 at 11:50:29AM -0300, Paulo Zanoni wrote:<br>
>> >> From: Paulo Zanoni <<a href="mailto:paulo.r.zanoni@intel.com">paulo.r.zanoni@intel.com</a>><br>
>> >><br>
>> >> If we enable unclaimed register reporting on Gen 8, we will discover<br>
>> >> that the IRQ registers for pipes B and C are also on the power well,<br>
>> >> so writes to them when the power well is disabled result in unclaimed<br>
>> >> register errors.<br>
>> >><br>
>> >> Also, hsw_power_well_post_enable() already takes care of re-enabling<br>
>> >> them once the power well is enabled.<br>
>> >><br>
>> >> Testcase: igt/pm_rpm/rte<br>
>> >> Signed-off-by: Paulo Zanoni <<a href="mailto:paulo.r.zanoni@intel.com">paulo.r.zanoni@intel.com</a>><br>
>> ><br>
>> > Hm, shouldn't we split this into only setting up pipe A here and the pipe<br>
>> > B stuff once we fire up the power well?<br>
>> ><br>
>><br>
>> No because these functions might be called when the power wells are<br>
>> already enabled.<br>
><br>
> Hm, where does this still happen? bdw has power well support and chv has a<br>
> different display block ...<br>
<br>
</div>At driver init time... If you load i915.ko and the power wells are<br>
already enabled, we have to do it here.<br>
<div class="im HOEnZb"><br>
><br>
> This code changed too often and I have no idea any more what's up and<br>
> what's down here ;-)<br>
> -Daniel<br>
> --<br>
> Daniel Vetter<br>
> Software Engineer, Intel Corporation<br>
> <a href="tel:%2B41%20%280%29%2079%20365%2057%2048" value="+41793655748">+41 (0) 79 365 57 48</a> - <a href="http://blog.ffwll.ch" target="_blank">http://blog.ffwll.ch</a><br>
<br>
<br>
<br>
</div><span class="HOEnZb"><font color="#888888">--<br>
Paulo Zanoni<br>
</font></span><div class="HOEnZb"><div class="h5">_______________________________________________<br>
Intel-gfx mailing list<br>
<a href="mailto:Intel-gfx@lists.freedesktop.org">Intel-gfx@lists.freedesktop.org</a><br>
<a href="http://lists.freedesktop.org/mailman/listinfo/intel-gfx" target="_blank">http://lists.freedesktop.org/mailman/listinfo/intel-gfx</a><br>
</div></div></blockquote></div><br><br clear="all"><div><br></div>-- <br><div>Rodrigo Vivi</div><div>Blog: <a href="http://blog.vivi.eng.br" target="_blank">http://blog.vivi.eng.br</a></div><div> </div>
</div>