<div dir="ltr"><div><div>Hello<br><br></div>(IIRC, there is no VBT  or INT 10H support yet in coreboot native video init)<br><br>Regarding EDID, it's handled from intel_gma_init in coreboot/src/northbridge/intel/i945/gma.c.<br>The only thing I see that could be linked to a preferred mode is in decode_edid from coreboot/src/lib/edid.c :<br>                if (edid[0x18] & 0x02) {<br>                        printk(BIOS_SPEW, "First detailed timing is preferred timing\n");<br>                        has_preferred_timing = 1;<br>                }<br>(...)<br>                /* detailed timings */<br>                printk(BIOS_SPEW, "Detailed timings\n");<br>                has_valid_detailed_blocks = detailed_block(out, edid + 0x36, 0);<br>                if (has_preferred_timing && !did_detailed_timing)<br>                        has_preferred_timing = 0; /* not really accurate... */<br><br></div><div>Maybe disabling has_preferred_timing  if there are no did_detailed_timing is wrong?<br><br><br></div><div>I'm sorry but my understanding of coreboot video initialization is too limited.  Gluglug, could you suggest someone that could help on that issue? Addressing it will enable i915.fastboot support.<br><br></div><div>Jesse, if meanwhile you can send me fastboot patch to handle that, I will be happy to test it and report the result.<br></div><div><br></div>(At the moment, even if i915.fastboot fails as reported above, I get some blinking in Xorg, which is resolved after going back and forth to a text console)<br><div><div><br></div><div>Thanks<br>Charles<br></div></div><div class="gmail_extra"><br><div class="gmail_quote">On Thu, Oct 30, 2014 at 5:34 PM, Jesse Barnes <span dir="ltr"><<a href="mailto:jbarnes@virtuousgeek.org" target="_blank">jbarnes@virtuousgeek.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">On Thu, 23 Oct 2014 16:44:26 -0400<br>
Charles Devereaux <<a href="mailto:intelgfx@guylhem.net">intelgfx@guylhem.net</a>> wrote:<br>
<br>
> [    0.529733] [drm:intel_set_config_compute_mode_changes], modes are<br>
<span class="">> different, full mode set<br>
> [    0.529736] [drm:drm_mode_debug_printmodeline], Modeline 0:"" 0 54167<br>
> 1024 1048 1184 1344 768 771 777 806 0x0 0xa<br>
> [    0.529740] [drm:drm_mode_debug_printmodeline], Modeline 11:"1024x768"<br>
> 60 65000 1024 1048 1184 1344 768 771 777 806 0x48 0xa<br>
<br>
</span>This looks like the issue.  The BIOS programs a slightly different<br>
1024x768 mode than what the kernel tries to apply.  Looks like reduced<br>
vs non-reduced blanking approximately.<br>
<br>
We could adjust the fastboot code to handle that, or change coreboot to<br>
use the preferred mode from the EDID of the display or make the VBT<br>
match, which is presumably what the kernel is using.<br>
<span class=""><font color="#888888"><br>
--<br>
Jesse Barnes, Intel Open Source Technology Center<br>
</font></span></blockquote></div><br></div></div>