<div dir="ltr"><br><br><div class="gmail_quote"><div dir="ltr">On Fri, Aug 28, 2015 at 6:12 AM Damien Lespiau <<a href="mailto:damien.lespiau@intel.com">damien.lespiau@intel.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">On Fri, Aug 28, 2015 at 04:40:34PM +0800, Gary Wang wrote:<br>
> Since BIOS RC 1.4 it would enable CDCLK PLL during BIOS S3 resume, then<br>
> driver needs to set CDCLK to avoid display corruption if DPLL0 enabled.<br>
><br>
> References: <a href="https://bugs.freedesktop.org/show_bug.cgi?id=91697" rel="noreferrer" target="_blank">https://bugs.freedesktop.org/show_bug.cgi?id=91697</a><br>
> Reviewed-by: Rodrigo Vivi <<a href="mailto:rodrigo.vivi@intel.com" target="_blank">rodrigo.vivi@intel.com</a>><br>
> Reviewed-by: Damien Lespiau <<a href="mailto:damien.lespiau@intel.com" target="_blank">damien.lespiau@intel.com</a>><br>
> Reviewed-by: Cooper Chiou <<a href="mailto:cooper.chiou@intel.com" target="_blank">cooper.chiou@intel.com</a>><br>
> Reviewed-by: Wei Shun Chang <<a href="mailto:wei.shun.chang@intel.com" target="_blank">wei.shun.chang@intel.com</a>><br>
> Tested-by: Gary Wang <<a href="mailto:gary.c.wang@intel.com" target="_blank">gary.c.wang@intel.com</a>><br>
> Cc: Daniel Vetter <<a href="mailto:daniel.vetter@ffwll.ch" target="_blank">daniel.vetter@ffwll.ch</a>><br>
> Cc: Gavin Hindman <<a href="mailto:gavin.hindman@intel.com" target="_blank">gavin.hindman@intel.com</a>><br>
> Cc: Chris Wilson <<a href="mailto:chris@chris-wilson.co.uk" target="_blank">chris@chris-wilson.co.uk</a>><br>
> Cc: Xiong Y Zhang <<a href="mailto:xiong.y.zhang@intel.com" target="_blank">xiong.y.zhang@intel.com</a>><br>
> Signed-off-by: Gary Wang <<a href="mailto:gary.c.wang@intel.com" target="_blank">gary.c.wang@intel.com</a>><br>
<br>
Hum I had not given my r-b tag before this mail, r-b tags cannot be<br>
forged by the patch author but needs to be explicitly given by someone.<br>
In any case:<br>
<br>
Reviewed-by: Damien Lespiau <<a href="mailto:damien.lespiau@intel.com" target="_blank">damien.lespiau@intel.com</a>><br>
<br>
We could probably remove the '!?' as this is now the expected behaviour<br>
with recent firmware.<br></blockquote><div><br></div><div>totally agree with Damien and here it is my one:</div><div><br></div><div>Reviewed-by: Rodrigo Vivi <<a href="mailto:rodrigo.vivi@intel.com">rodrigo.vivi@intel.com</a>></div><div> </div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
<br>
--<br>
Damien<br>
<br>
> ---<br>
>  drivers/gpu/drm/i915/intel_display.c | 13 +++++--------<br>
>  1 file changed, 5 insertions(+), 8 deletions(-)<br>
>  mode change 100644 => 100755 drivers/gpu/drm/i915/intel_display.c<br>
><br>
> diff --git a/drivers/gpu/drm/i915/intel_display.c b/drivers/gpu/drm/i915/intel_display.c<br>
> old mode 100644<br>
> new mode 100755<br>
> index f604ce1..617d1d8<br>
> --- a/drivers/gpu/drm/i915/intel_display.c<br>
> +++ b/drivers/gpu/drm/i915/intel_display.c<br>
> @@ -5707,16 +5707,13 @@ void skl_init_cdclk(struct drm_i915_private *dev_priv)<br>
>       /* enable PG1 and Misc I/O */<br>
>       intel_display_power_get(dev_priv, POWER_DOMAIN_PLLS);<br>
><br>
> -     /* DPLL0 already enabed !? */<br>
> -     if (I915_READ(LCPLL1_CTL) & LCPLL_PLL_ENABLE) {<br>
> -             DRM_DEBUG_DRIVER("DPLL0 already running\n");<br>
> -             return;<br>
> +     /* DPLL0 not enabed !? */<br>
> +     if (!(I915_READ(LCPLL1_CTL) & LCPLL_PLL_ENABLE)) {<br>
> +             /* enable DPLL0 */<br>
> +             required_vco = skl_cdclk_get_vco(dev_priv->skl_boot_cdclk);<br>
> +             skl_dpll0_enable(dev_priv, required_vco);<br>
>       }<br>
><br>
> -     /* enable DPLL0 */<br>
> -     required_vco = skl_cdclk_get_vco(dev_priv->skl_boot_cdclk);<br>
> -     skl_dpll0_enable(dev_priv, required_vco);<br>
> -<br>
>       /* set CDCLK to the frequency the BIOS chose */<br>
>       skl_set_cdclk(dev_priv, dev_priv->skl_boot_cdclk);<br>
><br>
> --<br>
> 1.9.1<br>
><br>
> _______________________________________________<br>
> Intel-gfx mailing list<br>
> <a href="mailto:Intel-gfx@lists.freedesktop.org" target="_blank">Intel-gfx@lists.freedesktop.org</a><br>
> <a href="http://lists.freedesktop.org/mailman/listinfo/intel-gfx" rel="noreferrer" target="_blank">http://lists.freedesktop.org/mailman/listinfo/intel-gfx</a><br>
_______________________________________________<br>
Intel-gfx mailing list<br>
<a href="mailto:Intel-gfx@lists.freedesktop.org" target="_blank">Intel-gfx@lists.freedesktop.org</a><br>
<a href="http://lists.freedesktop.org/mailman/listinfo/intel-gfx" rel="noreferrer" target="_blank">http://lists.freedesktop.org/mailman/listinfo/intel-gfx</a><br>
</blockquote></div></div>