<html>
<head>
<meta http-equiv="Content-Type" content="text/html; charset=iso-8859-1">
<style type="text/css" style="display:none;"><!-- P {margin-top:0;margin-bottom:0;} --></style>
</head>
<body dir="ltr">
<div id="divtagdefaultwrapper" style="font-size:12pt;color:#000000;font-family:Calibri,Arial,Helvetica,sans-serif;" dir="ltr">
<p>On my Carrizo, I have to NAK since monitoring the clocks I see GFX and VCE pegged high on a setup with a staging kernel .</p>
<p><br>
</p>
<p>Doing a test signal encode I see 1000 fences/sec being handled and GFX_POWER throttles (not idle or full) .  I don't see VCE load from SRBM_STATUS2 though ...</p>
<p><br>
</p>
<p>Something is up for sure.</p>
<p><br>
</p>
<p>I haven't tried HEAD~ (I last tried a 4.9 kernel about 15 commits ago) so I'll try that now.</p>
<p><br>
</p>
<p>Tom</p>
<p><br>
</p>
<p><br>
</p>
<div style="color: rgb(0, 0, 0);">
<div>
<hr tabindex="-1" style="display:inline-block; width:98%">
<div id="x_divRplyFwdMsg" dir="ltr"><font face="Calibri, sans-serif" color="#000000" style="font-size:11pt"><b>From:</b> amd-gfx <amd-gfx-bounces@lists.freedesktop.org> on behalf of Rex Zhu <Rex.Zhu@amd.com><br>
<b>Sent:</b> Monday, January 9, 2017 08:34<br>
<b>To:</b> amd-gfx@lists.freedesktop.org<br>
<b>Cc:</b> Zhu, Rex<br>
<b>Subject:</b> [PATCH] drm/amdgpu: refine vce3.0 initialize.</font>
<div> </div>
</div>
</div>
<font size="2"><span style="font-size:10pt;">
<div class="PlainText">1. disable vce cg when vce hw initialize.<br>
2. initizlize vce clock to 10KHz.<br>
3: no need to set bypass clock to vce.<br>
<br>
Change-Id: I18d5c2debc6688be201af8bb85022ac25020bd8f<br>
Signed-off-by: Rex Zhu <Rex.Zhu@amd.com><br>
---<br>
 drivers/gpu/drm/amd/amdgpu/vce_v3_0.c | 18 +++---------------<br>
 drivers/gpu/drm/amd/amdgpu/vi.c       | 32 +++++++++++++++++++++++++++++++-<br>
 2 files changed, 34 insertions(+), 16 deletions(-)<br>
<br>
diff --git a/drivers/gpu/drm/amd/amdgpu/vce_v3_0.c b/drivers/gpu/drm/amd/amdgpu/vce_v3_0.c<br>
index 5fb0b7f..eb99ee6 100644<br>
--- a/drivers/gpu/drm/amd/amdgpu/vce_v3_0.c<br>
+++ b/drivers/gpu/drm/amd/amdgpu/vce_v3_0.c<br>
@@ -223,6 +223,9 @@ static int vce_v3_0_start(struct amdgpu_device *adev)<br>
         struct amdgpu_ring *ring;<br>
         int idx, r;<br>
 <br>
+       vce_v3_0_override_vce_clock_gating(adev, true); /* force all clocks on */<br>
+       amdgpu_asic_set_vce_clocks(adev, 10000, 10000);<br>
+<br>
         ring = &adev->vce.ring[0];<br>
         WREG32(mmVCE_RB_RPTR, ring->wptr);<br>
         WREG32(mmVCE_RB_WPTR, ring->wptr);<br>
@@ -701,17 +704,7 @@ static int vce_v3_0_process_interrupt(struct amdgpu_device *adev,<br>
         return 0;<br>
 }<br>
 <br>
-static void vce_v3_0_set_bypass_mode(struct amdgpu_device *adev, bool enable)<br>
-{<br>
-       u32 tmp = RREG32_SMC(ixGCK_DFS_BYPASS_CNTL);<br>
-<br>
-       if (enable)<br>
-               tmp |= GCK_DFS_BYPASS_CNTL__BYPASSECLK_MASK;<br>
-       else<br>
-               tmp &= ~GCK_DFS_BYPASS_CNTL__BYPASSECLK_MASK;<br>
 <br>
-       WREG32_SMC(ixGCK_DFS_BYPASS_CNTL, tmp);<br>
-}<br>
 <br>
 static int vce_v3_0_set_clockgating_state(void *handle,<br>
                                           enum amd_clockgating_state state)<br>
@@ -720,11 +713,6 @@ static int vce_v3_0_set_clockgating_state(void *handle,<br>
         bool enable = (state == AMD_CG_STATE_GATE) ? true : false;<br>
         int i;<br>
 <br>
-       if ((adev->asic_type == CHIP_POLARIS10) ||<br>
-               (adev->asic_type == CHIP_TONGA) ||<br>
-               (adev->asic_type == CHIP_FIJI))<br>
-               vce_v3_0_set_bypass_mode(adev, enable);<br>
-<br>
         if (!(adev->cg_flags & AMD_CG_SUPPORT_VCE_MGCG))<br>
                 return 0;<br>
 <br>
diff --git a/drivers/gpu/drm/amd/amdgpu/vi.c b/drivers/gpu/drm/amd/amdgpu/vi.c<br>
index 16ba943..b9924e3 100644<br>
--- a/drivers/gpu/drm/amd/amdgpu/vi.c<br>
+++ b/drivers/gpu/drm/amd/amdgpu/vi.c<br>
@@ -789,7 +789,37 @@ static int vi_set_uvd_clocks(struct amdgpu_device *adev, u32 vclk, u32 dclk)<br>
 <br>
 static int vi_set_vce_clocks(struct amdgpu_device *adev, u32 evclk, u32 ecclk)<br>
 {<br>
-       /* todo */<br>
+       int r, i;<br>
+       struct atom_clock_dividers dividers;<br>
+       u32 tmp;<br>
+<br>
+       r = amdgpu_atombios_get_clock_dividers(adev,<br>
+                                              COMPUTE_GPUCLK_INPUT_FLAG_DEFAULT_GPUCLK,<br>
+                                              ecclk, false, &dividers);<br>
+       if (r)<br>
+               return r;<br>
+<br>
+       for (i = 0; i < 100; i++) {<br>
+               if (RREG32_SMC(ixCG_ECLK_STATUS) & CG_ECLK_STATUS__ECLK_STATUS_MASK)<br>
+                       break;<br>
+               mdelay(10);<br>
+       }<br>
+       if (i == 100)<br>
+               return -ETIMEDOUT;<br>
+<br>
+       tmp = RREG32_SMC(ixCG_ECLK_CNTL);<br>
+       tmp &= ~(CG_ECLK_CNTL__ECLK_DIR_CNTL_EN_MASK |<br>
+               CG_ECLK_CNTL__ECLK_DIVIDER_MASK);<br>
+       tmp |= dividers.post_divider;<br>
+       WREG32_SMC(ixCG_ECLK_CNTL, tmp);<br>
+<br>
+       for (i = 0; i < 100; i++) {<br>
+               if (RREG32_SMC(ixCG_ECLK_STATUS) & CG_ECLK_STATUS__ECLK_STATUS_MASK)<br>
+                       break;<br>
+               mdelay(10);<br>
+       }<br>
+       if (i == 100)<br>
+               return -ETIMEDOUT;<br>
 <br>
         return 0;<br>
 }<br>
-- <br>
1.9.1<br>
<br>
_______________________________________________<br>
amd-gfx mailing list<br>
amd-gfx@lists.freedesktop.org<br>
<a href="https://lists.freedesktop.org/mailman/listinfo/amd-gfx" id="LPlnk226966" previewremoved="true">https://lists.freedesktop.org/mailman/listinfo/amd-gfx</a>
<div id="LPBorder_GT_14839711679560.3726773492093203" style="margin-bottom: 20px; overflow: auto; width: 100%; text-indent: 0px;">
<table id="LPContainer_14839711679530.3421724220553679" cellspacing="0" style="width: 90%; background-color: rgb(255, 255, 255); position: relative; overflow: auto; padding-top: 20px; padding-bottom: 20px; margin-top: 20px; border-top: 1px dotted rgb(200, 200, 200); border-bottom: 1px dotted rgb(200, 200, 200);">
<tbody>
<tr valign="top" style="border-spacing: 0px;">
<td id="TextCell_14839711679540.24572540659082542" colspan="2" style="vertical-align: top; position: relative; padding: 0px; display: table-cell;">
<div id="LPRemovePreviewContainer_14839711679540.014855728509619581"></div>
<div id="LPTitle_14839711679540.301797682645744" style="top: 0px; color: rgb(59, 87, 119); font-weight: normal; font-size: 21px; font-family: wf_segoe-ui_light, "Segoe UI Light", "Segoe WP Light", "Segoe UI", "Segoe WP", Tahoma, Arial, sans-serif; line-height: 21px;">
<a id="LPUrlAnchor_14839711679550.7962728134566994" href="https://lists.freedesktop.org/mailman/listinfo/amd-gfx" target="_blank" style="text-decoration: none;">amd-gfx Info Page - lists.freedesktop.org</a></div>
<div id="LPMetadata_14839711679550.153934526964302" style="margin: 10px 0px 16px; color: rgb(102, 102, 102); font-weight: normal; font-family: wf_segoe-ui_normal, "Segoe UI", "Segoe WP", Tahoma, Arial, sans-serif; font-size: 14px; line-height: 14px;">
lists.freedesktop.org</div>
<div id="LPDescription_14839711679550.24383781731560905" style="display: block; color: rgb(102, 102, 102); font-weight: normal; font-family: wf_segoe-ui_normal, "Segoe UI", "Segoe WP", Tahoma, Arial, sans-serif; font-size: 14px; line-height: 20px; max-height: 100px; overflow: hidden;">
To see the collection of prior postings to the list, visit the amd-gfx Archives. Using amd-gfx: To post a message to all the list members, send email ...</div>
</td>
</tr>
</tbody>
</table>
</div>
<br>
<br>
</div>
</span></font></div>
</div>
</body>
</html>