<div dir="ltr"><div>Reviewed-by: Marek Olšák <<a href="mailto:marek.olsak@amd.com">marek.olsak@amd.com</a>></div><div><br></div><div>Marek<br></div></div><br><div class="gmail_quote"><div dir="ltr">On Tue, Oct 23, 2018 at 10:05 AM Nicholas Kazlauskas <<a href="mailto:nicholas.kazlauskas@amd.com">nicholas.kazlauskas@amd.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">[Why]<br>
Hardware support for Delta Color Compression (DCC) decompression is<br>
available in DC for GFX9 but there's no way for userspace to enable<br>
the feature.<br>
<br>
Enabling the feature can provide improved GFX performance and<br>
power savings in many situations.<br>
<br>
[How]<br>
Extend the GFX9 tiling flags to include DCC parameters. These are<br>
logically grouped together with tiling flags even if they are<br>
technically distinct.<br>
<br>
This trivially maintains backwards compatibility with existing<br>
users of amdgpu_gem_metadata. No new IOCTls or data structures are<br>
needed to support DCC.<br>
<br>
This patch helps expose DCC attributes to both libdrm and amdgpu_dm.<br>
<br>
Signed-off-by: Nicholas Kazlauskas <<a href="mailto:nicholas.kazlauskas@amd.com" target="_blank">nicholas.kazlauskas@amd.com</a>><br>
---<br>
 include/uapi/drm/amdgpu_drm.h | 6 ++++++<br>
 1 file changed, 6 insertions(+)<br>
<br>
diff --git a/include/uapi/drm/amdgpu_drm.h b/include/uapi/drm/amdgpu_drm.h<br>
index 6a0d77dcfc47..faaad04814e4 100644<br>
--- a/include/uapi/drm/amdgpu_drm.h<br>
+++ b/include/uapi/drm/amdgpu_drm.h<br>
@@ -329,6 +329,12 @@ struct drm_amdgpu_gem_userptr {<br>
 /* GFX9 and later: */<br>
 #define AMDGPU_TILING_SWIZZLE_MODE_SHIFT               0<br>
 #define AMDGPU_TILING_SWIZZLE_MODE_MASK                        0x1f<br>
+#define AMDGPU_TILING_DCC_OFFSET_256B_SHIFT            5<br>
+#define AMDGPU_TILING_DCC_OFFSET_256B_MASK             0xFFFFFF<br>
+#define AMDGPU_TILING_DCC_PITCH_MAX_SHIFT              29<br>
+#define AMDGPU_TILING_DCC_PITCH_MAX_MASK               0x3FFF<br>
+#define AMDGPU_TILING_DCC_INDEPENDENT_64B_SHIFT                43<br>
+#define AMDGPU_TILING_DCC_INDEPENDENT_64B_MASK         0x1<br>
<br>
 /* Set/Get helpers for tiling flags. */<br>
 #define AMDGPU_TILING_SET(field, value) \<br>
-- <br>
2.17.1<br>
<br>
_______________________________________________<br>
amd-gfx mailing list<br>
<a href="mailto:amd-gfx@lists.freedesktop.org" target="_blank">amd-gfx@lists.freedesktop.org</a><br>
<a href="https://lists.freedesktop.org/mailman/listinfo/amd-gfx" rel="noreferrer" target="_blank">https://lists.freedesktop.org/mailman/listinfo/amd-gfx</a><br>
</blockquote></div>