<div dir="ltr"><div dir="ltr"><div dir="ltr">On Thu, Jan 10, 2019 at 11:59 AM Christian König <<a href="mailto:ckoenig.leichtzumerken@gmail.com">ckoenig.leichtzumerken@gmail.com</a>> wrote:<br></div><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">
  
    
  
  <div bgcolor="#FFFFFF">
    <div class="gmail-m_9195313590891012054moz-cite-prefix">
      <blockquote type="cite">The PCI Express controller as instantiated
        on this chip does not
        support hardware coherency. All incoming PCI Express
        transactions are made non IO-coherent.
        <div><br>
        </div>
        <div>Would AMDGPU still work with that PCI Express controller,
          or is this a show-stopper?</div>
      </blockquote>
      <br>
      I'm really wondering what this comment in the documentation means.<br>
      <br>
      As far as I know PCIe doesn't support cache coherency in the
      downstream and supporting it in the up stream is a must have.<br></div></div></blockquote><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div bgcolor="#FFFFFF"><div class="gmail-m_9195313590891012054moz-cite-prefix">So what exactly is meant here with IO-coherent?<br></div></div></blockquote><div><br></div><div>I believe IO Coherent means that when PCIe writes something to CPU memory, the caches are flushed or updated<br>(or in this case they aren't). I found <a href="https://community.arm.com/processors/b/blog/posts/extended-system-coherency---part-1---cache-coherency-fundamentals">https://community.arm.com/processors/b/blog/posts/extended-system-coherency---part-1---cache-coherency-fundamentals</a> </div><div>with this explanation.</div><div><br></div><div>Regards,</div><div><br></div><div>Bas Vermeulen</div></div></div></div>