<html>
<head>
<meta http-equiv="Content-Type" content="text/html; charset=iso-8859-1">
<style type="text/css" style="display:none;"> P {margin-top:0;margin-bottom:0;} </style>
</head>
<body dir="ltr">
<div style="font-family: Calibri, Arial, Helvetica, sans-serif; font-size: 12pt; color: rgb(0, 0, 0);">
Pushed. Thanks.</div>
<div style="font-family: Calibri, Arial, Helvetica, sans-serif; font-size: 12pt; color: rgb(0, 0, 0);">
<br>
</div>
<div style="font-family: Calibri, Arial, Helvetica, sans-serif; font-size: 12pt; color: rgb(0, 0, 0);">
Yong</div>
<div id="appendonsend"></div>
<hr style="display:inline-block;width:98%" tabindex="-1">
<div id="divRplyFwdMsg" dir="ltr"><font face="Calibri, sans-serif" style="font-size:11pt" color="#000000"><b>From:</b> Alex Deucher <alexdeucher@gmail.com><br>
<b>Sent:</b> Tuesday, February 26, 2019 10:53 PM<br>
<b>To:</b> Zhao, Yong<br>
<b>Cc:</b> Koenig, Christian; amd-gfx@lists.freedesktop.org<br>
<b>Subject:</b> Re: [PATCH] drm/amdgpu: Set VM_L2_CNTL.PDE_FAULT_CLASSIFICATION to 0</font>
<div> </div>
</div>
<div class="BodyFragment"><font size="2"><span style="font-size:11pt;">
<div class="PlainText">yes, go ahead.<br>
<br>
Alex<br>
<br>
On Tue, Feb 26, 2019 at 6:18 PM Zhao, Yong <Yong.Zhao@amd.com> wrote:<br>
><br>
> So can I submit it only with the ACKs?<br>
><br>
> Yong<br>
><br>
> On 2019-02-26 5:29 a.m., Christian König wrote:<br>
> > Am 26.02.19 um 00:03 schrieb Zhao, Yong:<br>
> >> This is recommended by HW designers. Previously when it was set to 1,<br>
> >> the PDE walk error in VM fault will be treated as<br>
> >> PERMISSION_OR_INVALID_PAGE_FAULT rather than usually expected<br>
> >> OTHER_FAULT.<br>
> >> As a result, the retry control in VM_CONTEXT*_CNTL will change<br>
> >> accordingly.<br>
> >><br>
> >> The above behavior is kind of abnormal. Furthermore, the<br>
> >> PDE_FAULT_CLASSIFICATION == 1 feature was targeted for very old ASICs<br>
> >> and it never made it way to production. Therefore, we should set it<br>
> >> to 0.<br>
> >><br>
> >> Signed-off-by: Yong Zhao <Yong.Zhao@amd.com><br>
> ><br>
> > Acked-by: Christian König <christian.koenig@amd.com><br>
> ><br>
> >> ---<br>
> >>   drivers/gpu/drm/amd/amdgpu/gfxhub_v1_0.c | 2 +-<br>
> >>   drivers/gpu/drm/amd/amdgpu/mmhub_v1_0.c  | 2 +-<br>
> >>   2 files changed, 2 insertions(+), 2 deletions(-)<br>
> >><br>
> >> diff --git a/drivers/gpu/drm/amd/amdgpu/gfxhub_v1_0.c<br>
> >> b/drivers/gpu/drm/amd/amdgpu/gfxhub_v1_0.c<br>
> >> index f5edddf3b29d..c10ed568ca6c 100644<br>
> >> --- a/drivers/gpu/drm/amd/amdgpu/gfxhub_v1_0.c<br>
> >> +++ b/drivers/gpu/drm/amd/amdgpu/gfxhub_v1_0.c<br>
> >> @@ -143,7 +143,7 @@ static void gfxhub_v1_0_init_cache_regs(struct<br>
> >> amdgpu_device *adev)<br>
> >>       /* XXX for emulation, Refer to closed source code.*/<br>
> >>       tmp = REG_SET_FIELD(tmp, VM_L2_CNTL,<br>
> >> L2_PDE0_CACHE_TAG_GENERATION_MODE,<br>
> >>                   0);<br>
> >> -    tmp = REG_SET_FIELD(tmp, VM_L2_CNTL, PDE_FAULT_CLASSIFICATION, 1);<br>
> >> +    tmp = REG_SET_FIELD(tmp, VM_L2_CNTL, PDE_FAULT_CLASSIFICATION, 0);<br>
> >>       tmp = REG_SET_FIELD(tmp, VM_L2_CNTL,<br>
> >> CONTEXT1_IDENTITY_ACCESS_MODE, 1);<br>
> >>       tmp = REG_SET_FIELD(tmp, VM_L2_CNTL,<br>
> >> IDENTITY_MODE_FRAGMENT_SIZE, 0);<br>
> >>       WREG32_SOC15(GC, 0, mmVM_L2_CNTL, tmp);<br>
> >> diff --git a/drivers/gpu/drm/amd/amdgpu/mmhub_v1_0.c<br>
> >> b/drivers/gpu/drm/amd/amdgpu/mmhub_v1_0.c<br>
> >> index d0d966d6080a..2a039946a549 100644<br>
> >> --- a/drivers/gpu/drm/amd/amdgpu/mmhub_v1_0.c<br>
> >> +++ b/drivers/gpu/drm/amd/amdgpu/mmhub_v1_0.c<br>
> >> @@ -163,7 +163,7 @@ static void mmhub_v1_0_init_cache_regs(struct<br>
> >> amdgpu_device *adev)<br>
> >>       /* XXX for emulation, Refer to closed source code.*/<br>
> >>       tmp = REG_SET_FIELD(tmp, VM_L2_CNTL,<br>
> >> L2_PDE0_CACHE_TAG_GENERATION_MODE,<br>
> >>                   0);<br>
> >> -    tmp = REG_SET_FIELD(tmp, VM_L2_CNTL, PDE_FAULT_CLASSIFICATION, 1);<br>
> >> +    tmp = REG_SET_FIELD(tmp, VM_L2_CNTL, PDE_FAULT_CLASSIFICATION, 0);<br>
> >>       tmp = REG_SET_FIELD(tmp, VM_L2_CNTL,<br>
> >> CONTEXT1_IDENTITY_ACCESS_MODE, 1);<br>
> >>       tmp = REG_SET_FIELD(tmp, VM_L2_CNTL,<br>
> >> IDENTITY_MODE_FRAGMENT_SIZE, 0);<br>
> >>       WREG32_SOC15(MMHUB, 0, mmVM_L2_CNTL, tmp);<br>
> ><br>
> _______________________________________________<br>
> amd-gfx mailing list<br>
> amd-gfx@lists.freedesktop.org<br>
> <a href="https://lists.freedesktop.org/mailman/listinfo/amd-gfx">https://lists.freedesktop.org/mailman/listinfo/amd-gfx</a><br>
</div>
</span></font></div>
</body>
</html>