<html xmlns:v="urn:schemas-microsoft-com:vml" xmlns:o="urn:schemas-microsoft-com:office:office" xmlns:w="urn:schemas-microsoft-com:office:word" xmlns:m="http://schemas.microsoft.com/office/2004/12/omml" xmlns="http://www.w3.org/TR/REC-html40">
<head>
<meta http-equiv="Content-Type" content="text/html; charset=us-ascii">
<meta name="Generator" content="Microsoft Word 15 (filtered medium)">
<style><!--
/* Font Definitions */
@font-face
{font-family:"Cambria Math";
panose-1:2 4 5 3 5 4 6 3 2 4;}
@font-face
{font-family:DengXian;
panose-1:2 1 6 0 3 1 1 1 1 1;}
@font-face
{font-family:Calibri;
panose-1:2 15 5 2 2 2 4 3 2 4;}
@font-face
{font-family:"\@DengXian";
panose-1:2 1 6 0 3 1 1 1 1 1;}
/* Style Definitions */
p.MsoNormal, li.MsoNormal, div.MsoNormal
{margin:0in;
font-size:11.0pt;
font-family:"Calibri",sans-serif;}
a:link, span.MsoHyperlink
{mso-style-priority:99;
color:#0563C1;
text-decoration:underline;}
p.msipheaderdf3d92d6, li.msipheaderdf3d92d6, div.msipheaderdf3d92d6
{mso-style-name:msipheaderdf3d92d6;
mso-margin-top-alt:auto;
margin-right:0in;
mso-margin-bottom-alt:auto;
margin-left:0in;
font-size:11.0pt;
font-family:"Calibri",sans-serif;}
span.EmailStyle19
{mso-style-type:personal-reply;
font-family:"Calibri",sans-serif;
color:windowtext;}
.MsoChpDefault
{mso-style-type:export-only;
font-size:10.0pt;}
@page WordSection1
{size:8.5in 11.0in;
margin:1.0in 1.0in 1.0in 1.0in;}
div.WordSection1
{page:WordSection1;}
--></style><!--[if gte mso 9]><xml>
<o:shapedefaults v:ext="edit" spidmax="1026" />
</xml><![endif]--><!--[if gte mso 9]><xml>
<o:shapelayout v:ext="edit">
<o:idmap v:ext="edit" data="1" />
</o:shapelayout></xml><![endif]-->
</head>
<body lang="EN-US" link="#0563C1" vlink="#954F72" style="word-wrap:break-word">
<div class="WordSection1">
<p class="msipheaderdf3d92d6" style="margin:0in"><span style="font-size:10.0pt;font-family:"Arial",sans-serif;color:blue">[AMD Official Use Only - General]</span><o:p></o:p></p>
<p class="MsoNormal"><o:p> </o:p></p>
<p class="MsoNormal">Better to update the patch title with prefix as “drm/amdgpu:” instead of “drm/amdgpu/gfx9:”.<o:p></o:p></p>
<p class="MsoNormal">Either way, the patch is Reviewed-by: Evan Quan <evan.quan@amd.com><o:p></o:p></p>
<p class="MsoNormal"><o:p> </o:p></p>
<p class="MsoNormal">Evan<o:p></o:p></p>
<div style="border:none;border-left:solid blue 1.5pt;padding:0in 0in 0in 4.0pt">
<div>
<div style="border:none;border-top:solid #E1E1E1 1.0pt;padding:3.0pt 0in 0in 0in">
<p class="MsoNormal"><b>From:</b> Zhang, Jesse(Jie) <Jesse.Zhang@amd.com> <br>
<b>Sent:</b> Wednesday, April 12, 2023 9:24 AM<br>
<b>To:</b> amd-gfx@lists.freedesktop.org; Deucher, Alexander <Alexander.Deucher@amd.com>; Quan, Evan <Evan.Quan@amd.com>; Zhang, Yifan <Yifan1.Zhang@amd.com><br>
<b>Subject:</b> drm/amdgpu/gfx9: switch to golden tsc registers for raven/raven2<o:p></o:p></p>
</div>
</div>
<p class="MsoNormal"><o:p> </o:p></p>
<p class="msipheaderdf3d92d6" style="margin:0in"><span style="font-size:10.0pt;font-family:"Arial",sans-serif;color:blue">[AMD Official Use Only - General]</span><o:p></o:p></p>
<p class="MsoNormal"><o:p> </o:p></p>
<p class="MsoNormal"> Due to raven/raven2 maybe enable sclk slow down,<o:p></o:p></p>
<p class="MsoNormal"> they cannot get clock count by the RLC at the auto level of dpm performance.<o:p></o:p></p>
<p class="MsoNormal"> So switch to golden tsc register.<o:p></o:p></p>
<p class="MsoNormal"><o:p> </o:p></p>
<p class="MsoNormal"> Signed-off-by: Jesse Zhang <<a href="mailto:Jesse.Zhang@amd.com">Jesse.Zhang@amd.com</a>><o:p></o:p></p>
<p class="MsoNormal"> Signed-off-by: Evan Quan <<a href="mailto:evan.quan@amd.com">evan.quan@amd.com</a>><o:p></o:p></p>
<p class="MsoNormal"><o:p> </o:p></p>
<p class="MsoNormal">diff --git a/drivers/gpu/drm/amd/amdgpu/gfx_v9_0.c b/drivers/gpu/drm/amd/amdgpu/gfx_v9_0.c<o:p></o:p></p>
<p class="MsoNormal">index ae09fc1cfe6b..c99d9e642e51 100644<o:p></o:p></p>
<p class="MsoNormal">--- a/drivers/gpu/drm/amd/amdgpu/gfx_v9_0.c<o:p></o:p></p>
<p class="MsoNormal">+++ b/drivers/gpu/drm/amd/amdgpu/gfx_v9_0.c<o:p></o:p></p>
<p class="MsoNormal">@@ -149,6 +149,16 @@ MODULE_FIRMWARE("amdgpu/aldebaran_sjt_mec2.bin");<o:p></o:p></p>
<p class="MsoNormal">#define mmGOLDEN_TSC_COUNT_LOWER_Renoir 0x0026<o:p></o:p></p>
<p class="MsoNormal">#define mmGOLDEN_TSC_COUNT_LOWER_Renoir_BASE_IDX 1<o:p></o:p></p>
<p class="MsoNormal"><o:p> </o:p></p>
<p class="MsoNormal">+#define mmGOLDEN_TSC_COUNT_UPPER_Raven 0x007a<o:p></o:p></p>
<p class="MsoNormal">+#define mmGOLDEN_TSC_COUNT_UPPER_Raven_BASE_IDX 0<o:p></o:p></p>
<p class="MsoNormal">+#define mmGOLDEN_TSC_COUNT_LOWER_Raven 0x007b<o:p></o:p></p>
<p class="MsoNormal">+#define mmGOLDEN_TSC_COUNT_LOWER_Raven_BASE_IDX 0<o:p></o:p></p>
<p class="MsoNormal">+<o:p></o:p></p>
<p class="MsoNormal">+#define mmGOLDEN_TSC_COUNT_UPPER_Raven2 0x0068<o:p></o:p></p>
<p class="MsoNormal">+#define mmGOLDEN_TSC_COUNT_UPPER_Raven2_BASE_IDX 0<o:p></o:p></p>
<p class="MsoNormal">+#define mmGOLDEN_TSC_COUNT_LOWER_Raven2 0x0069<o:p></o:p></p>
<p class="MsoNormal">+#define mmGOLDEN_TSC_COUNT_LOWER_Raven2_BASE_IDX 0<o:p></o:p></p>
<p class="MsoNormal">+<o:p></o:p></p>
<p class="MsoNormal">enum ta_ras_gfx_subblock {<o:p></o:p></p>
<p class="MsoNormal"> /*CPC*/<o:p></o:p></p>
<p class="MsoNormal"> TA_RAS_BLOCK__GFX_CPC_INDEX_START = 0,<o:p></o:p></p>
<p class="MsoNormal">@@ -3988,6 +3998,36 @@ static uint64_t gfx_v9_0_get_gpu_clock_counter(struct amdgpu_device *adev)<o:p></o:p></p>
<p class="MsoNormal"> preempt_enable();<o:p></o:p></p>
<p class="MsoNormal"> clock = clock_lo | (clock_hi << 32ULL);<o:p></o:p></p>
<p class="MsoNormal"> break;<o:p></o:p></p>
<p class="MsoNormal">+ case IP_VERSION(9, 1, 0):<o:p></o:p></p>
<p class="MsoNormal">+ preempt_disable();<o:p></o:p></p>
<p class="MsoNormal">+ clock_hi = RREG32_SOC15_NO_KIQ(PWR, 0, mmGOLDEN_TSC_COUNT_UPPER_Raven);<o:p></o:p></p>
<p class="MsoNormal">+ clock_lo = RREG32_SOC15_NO_KIQ(PWR, 0, mmGOLDEN_TSC_COUNT_LOWER_Raven);<o:p></o:p></p>
<p class="MsoNormal">+ hi_check = RREG32_SOC15_NO_KIQ(PWR, 0, mmGOLDEN_TSC_COUNT_UPPER_Raven);<o:p></o:p></p>
<p class="MsoNormal">+ /* The PWR TSC clock frequency is 100MHz, which sets 32-bit carry over<o:p></o:p></p>
<p class="MsoNormal">+ * roughly every 42 seconds.<o:p></o:p></p>
<p class="MsoNormal">+ */<o:p></o:p></p>
<p class="MsoNormal">+ if (hi_check != clock_hi) {<o:p></o:p></p>
<p class="MsoNormal">+ clock_lo = RREG32_SOC15_NO_KIQ(PWR, 0, mmGOLDEN_TSC_COUNT_LOWER_Raven);<o:p></o:p></p>
<p class="MsoNormal">+ clock_hi = hi_check;<o:p></o:p></p>
<p class="MsoNormal">+ }<o:p></o:p></p>
<p class="MsoNormal">+ preempt_enable();<o:p></o:p></p>
<p class="MsoNormal">+ clock = clock_lo | (clock_hi << 32ULL);<o:p></o:p></p>
<p class="MsoNormal">+ break;<o:p></o:p></p>
<p class="MsoNormal">+ case IP_VERSION(9, 2, 2):<o:p></o:p></p>
<p class="MsoNormal">+ preempt_disable();<o:p></o:p></p>
<p class="MsoNormal">+ clock_hi = RREG32_SOC15_NO_KIQ(PWR, 0, mmGOLDEN_TSC_COUNT_UPPER_Raven2);<o:p></o:p></p>
<p class="MsoNormal">+ clock_lo = RREG32_SOC15_NO_KIQ(PWR, 0, mmGOLDEN_TSC_COUNT_LOWER_Raven2);<o:p></o:p></p>
<p class="MsoNormal">+ hi_check = RREG32_SOC15_NO_KIQ(PWR, 0, mmGOLDEN_TSC_COUNT_UPPER_Raven2);<o:p></o:p></p>
<p class="MsoNormal">+ /* The PWR TSC clock frequency is 100MHz, which sets 32-bit carry over<o:p></o:p></p>
<p class="MsoNormal">+ * roughly every 42 seconds.<o:p></o:p></p>
<p class="MsoNormal">+ */<o:p></o:p></p>
<p class="MsoNormal">+ if (hi_check != clock_hi) {<o:p></o:p></p>
<p class="MsoNormal">+ clock_lo = RREG32_SOC15_NO_KIQ(PWR, 0, mmGOLDEN_TSC_COUNT_LOWER_Raven2);<o:p></o:p></p>
<p class="MsoNormal">+ clock_hi = hi_check;<o:p></o:p></p>
<p class="MsoNormal">+ }<o:p></o:p></p>
<p class="MsoNormal">+ preempt_enable();<o:p></o:p></p>
<p class="MsoNormal">+ clock = clock_lo | (clock_hi << 32ULL);<o:p></o:p></p>
<p class="MsoNormal">+ break;<o:p></o:p></p>
<p class="MsoNormal"> default:<o:p></o:p></p>
<p class="MsoNormal"> amdgpu_gfx_off_ctrl(adev, false);<o:p></o:p></p>
<p class="MsoNormal"> mutex_lock(&adev->gfx.gpu_clock_mutex);<o:p></o:p></p>
</div>
</div>
</body>
</html>