<html xmlns:v="urn:schemas-microsoft-com:vml" xmlns:o="urn:schemas-microsoft-com:office:office" xmlns:w="urn:schemas-microsoft-com:office:word" xmlns:m="http://schemas.microsoft.com/office/2004/12/omml" xmlns="http://www.w3.org/TR/REC-html40"> <head> <meta http-equiv="Content-Type" content="text/html; charset=utf-8"> <meta name="Generator" content="Microsoft Word 15 (filtered medium)"> <style></style> </head> <body lang="EN-US" link="#0563C1" vlink="#954F72" style="word-wrap:break-word"> [AMD Official Use Only - General] <div> <div class="WordSection1"> Hi Alex,<o:p></o:p> <o:p> </o:p> Please see inline comments.<o:p></o:p> <o:p> </o:p> RE: You should replace 162 with whatever the src id you need for your IP is. 162 was the src id for ACP. I think it's something else for ISP.<o:p></o:p> Also, if you need both the client id and the src id, you should update<o:p></o:p> amdgpu_irq_create_mapping() to take into account both ids.<o:p></o:p> >> removed adding the IORESOURCE_IRQ in this patch and is taken care of it in the separate patch(i.e. patch 4/4), which is yet to submitted to amd-gfx group.<o:p></o:p> <o:p> </o:p> Thanks,<o:p></o:p> Pratap<o:p></o:p> <o:p> </o:p> -----Original Message----- From: Alex Deucher <alexdeucher@gmail.com> Sent: Thursday, May 9, 2024 11:35 AM To: Nirujogi, Pratap <Pratap.Nirujogi@amd.com> Cc: amd-gfx@lists.freedesktop.org; Deucher, Alexander <Alexander.Deucher@amd.com>; Chan, Benjamin (Koon Pan) <Benjamin.Chan@amd.com>; Li, King <King.Li@amd.com>; Du, Bin <Bin.Du@amd.com> Subject: Re: [PATCH 2/3] drm/amd/amdgpu: Add ISP driver support <o:p> </o:p> Caution: This message originated from an External Source. Use proper caution when opening attachments, clicking links, or responding.<o:p></o:p> <o:p> </o:p> <o:p> </o:p> On Wed, May 8, 2024 at 11:17 AM Pratap Nirujogi <<a href="mailto:pratap.nirujogi@amd.com">pratap.nirujogi@amd.com</a>> wrote:<o:p></o:p> ><o:p> </o:p> > Add the isp driver in amdgpu to support ISP device on the APUs that <o:p></o:p> > supports ISP IP block. ISP hw block is used for camera front-end, pre <o:p></o:p> > and post processing operations.<o:p></o:p> ><o:p> </o:p> > Signed-off-by: Pratap Nirujogi <<a href="mailto:pratap.nirujogi@amd.com">pratap.nirujogi@amd.com</a>><o:p></o:p> > ---<o:p></o:p> > drivers/gpu/drm/amd/amdgpu/Makefile | 3 +<o:p></o:p> > drivers/gpu/drm/amd/amdgpu/amdgpu.h | 4 +<o:p></o:p> > drivers/gpu/drm/amd/amdgpu/amdgpu_isp.c | 298 ++++++++++++++++++++++<o:p></o:p> > drivers/gpu/drm/amd/amdgpu/amdgpu_isp.h | 54 ++++<o:p></o:p> > drivers/gpu/drm/amd/amdgpu/amdgpu_psp.c | 3 +<o:p></o:p> > drivers/gpu/drm/amd/amdgpu/amdgpu_ucode.c | 5 +<o:p></o:p> > drivers/gpu/drm/amd/amdgpu/amdgpu_ucode.h | 1 +<o:p></o:p> > 7 files changed, 368 insertions(+)<o:p></o:p> > create mode 100644 drivers/gpu/drm/amd/amdgpu/amdgpu_isp.c<o:p></o:p> > create mode 100644 drivers/gpu/drm/amd/amdgpu/amdgpu_isp.h<o:p></o:p> ><o:p> </o:p> > diff --git a/drivers/gpu/drm/amd/amdgpu/Makefile <o:p></o:p> > b/drivers/gpu/drm/amd/amdgpu/Makefile<o:p></o:p> > index de7b76327f5b..12ba76025cb7 100644<o:p></o:p> > --- a/drivers/gpu/drm/amd/amdgpu/Makefile<o:p></o:p> > +++ b/drivers/gpu/drm/amd/amdgpu/Makefile<o:p></o:p> > @@ -324,4 +324,7 @@ amdgpu-y += $(AMD_DISPLAY_FILES)<o:p></o:p> ><o:p> </o:p> > endif<o:p></o:p> ><o:p> </o:p> > +# add isp block<o:p></o:p> > +amdgpu-y += amdgpu_isp.o<o:p></o:p> > +<o:p></o:p> > obj-$(CONFIG_DRM_AMDGPU)+= amdgpu.o<o:p></o:p> > diff --git a/drivers/gpu/drm/amd/amdgpu/amdgpu.h <o:p></o:p> > b/drivers/gpu/drm/amd/amdgpu/amdgpu.h<o:p></o:p> > index eb60d28a3a13..6d7f9ef53269 100644<o:p></o:p> > --- a/drivers/gpu/drm/amd/amdgpu/amdgpu.h<o:p></o:p> > +++ b/drivers/gpu/drm/amd/amdgpu/amdgpu.h<o:p></o:p> > @@ -112,6 +112,7 @@<o:p></o:p> > #include "amdgpu_xcp.h"<o:p></o:p> > #include "amdgpu_seq64.h"<o:p></o:p> > #include "amdgpu_reg_state.h"<o:p></o:p> > +#include "amdgpu_isp.h"<o:p></o:p> ><o:p> </o:p> > #define MAX_GPU_INSTANCE 64<o:p></o:p> ><o:p> </o:p> > @@ -1045,6 +1046,9 @@ struct amdgpu_device {<o:p></o:p> > /* display related functionality */<o:p></o:p> > struct amdgpu_display_manager dm;<o:p></o:p> ><o:p> </o:p> > + /* isp */<o:p></o:p> > + struct amdgpu_isp isp;<o:p></o:p> > +<o:p></o:p> > /* mes */<o:p></o:p> > bool enable_mes;<o:p></o:p> > bool enable_mes_kiq;<o:p></o:p> > diff --git a/drivers/gpu/drm/amd/amdgpu/amdgpu_isp.c <o:p> </o:p> > b/drivers/gpu/drm/amd/amdgpu/amdgpu_isp.c<o:p></o:p> > new file mode 100644<o:p></o:p> > index 000000000000..dcc01a339a43<o:p></o:p> > --- /dev/null<o:p></o:p> > +++ b/drivers/gpu/drm/amd/amdgpu/amdgpu_isp.c<o:p></o:p> > @@ -0,0 +1,298 @@<o:p></o:p> > +/* SPDX-License-Identifier: MIT */<o:p></o:p> > +/*<o:p></o:p> > + * Copyright (C) 2024 Advanced Micro Devices, Inc. All rights reserved.<o:p></o:p> > + * All Rights Reserved.<o:p></o:p> > + *<o:p></o:p> > + * Permission is hereby granted, free of charge, to any person <o:p></o:p> > +obtaining a<o:p></o:p> > + * copy of this software and associated documentation files (the<o:p></o:p> > + * "Software"), to deal in the Software without restriction, <o:p></o:p> > +including<o:p></o:p> > + * without limitation the rights to use, copy, modify, merge, <o:p></o:p> > +publish,<o:p></o:p> > + * distribute, sub license, and/or sell copies of the Software, and <o:p></o:p> > +to<o:p></o:p> > + * permit persons to whom the Software is furnished to do so, subject <o:p></o:p> > +to<o:p></o:p> > + * the following conditions:<o:p></o:p> > + *<o:p></o:p> > + * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, <o:p></o:p> > +EXPRESS OR<o:p></o:p> > + * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF <o:p></o:p> > +MERCHANTABILITY,<o:p></o:p> > + * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT <o:p></o:p> > +SHALL<o:p></o:p> > + * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR <o:p></o:p> > +ANY CLAIM,<o:p></o:p> > + * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT <o:p></o:p> > +OR<o:p></o:p> > + * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE <o:p></o:p> > +OR THE<o:p></o:p> > + * USE OR OTHER DEALINGS IN THE SOFTWARE.<o:p></o:p> > + *<o:p></o:p> > + * The above copyright notice and this permission notice (including <o:p></o:p> > +the<o:p></o:p> > + * next paragraph) shall be included in all copies or substantial <o:p></o:p> > +portions<o:p></o:p> > + * of the Software.<o:p></o:p> > + *<o:p></o:p> > + */<o:p></o:p> > +<o:p></o:p> > +#include <linux/irqdomain.h><o:p></o:p> > +#include <linux/pm_domain.h><o:p></o:p> > +#include <linux/platform_device.h><o:p></o:p> > +#include <sound/designware_i2s.h><o:p></o:p> > +#include <sound/pcm.h><o:p></o:p> > +#include <linux/acpi.h><o:p></o:p> > +#include <linux/firmware.h><o:p></o:p> > +<o:p></o:p> > +#include "amdgpu_smu.h"<o:p></o:p> > +#include "atom.h"<o:p></o:p> > +#include "amdgpu_isp.h"<o:p></o:p> > +#include "smu_internal.h"<o:p></o:p> > +#include "smu_v11_5_ppsmc.h"<o:p></o:p> > +#include "smu_v11_5_pmfw.h"<o:p></o:p> > +<o:p></o:p> > +#define mmDAGB0_WRCLI5_V4_1 0x6811C<o:p></o:p> > +#define mmDAGB0_WRCLI9_V4_1 0x6812C<o:p></o:p> > +#define mmDAGB0_WRCLI10_V4_1 0x68130<o:p></o:p> > +#define mmDAGB0_WRCLI14_V4_1 0x68140<o:p></o:p> > +#define mmDAGB0_WRCLI19_V4_1 0x68154<o:p></o:p> > +#define mmDAGB0_WRCLI20_V4_1 0x68158<o:p></o:p> > +<o:p></o:p> > +static int isp_sw_init(void *handle)<o:p></o:p> > +{<o:p></o:p> > + struct amdgpu_device *adev = (struct amdgpu_device *)handle;<o:p></o:p> > +<o:p></o:p> > + pr_info("%s called adev %p\n", __func__, adev);<o:p></o:p> > +<o:p></o:p> > + adev->isp.parent = adev->dev;<o:p></o:p> > +<o:p></o:p> > + adev->isp.cgs_device = amdgpu_cgs_create_device(adev);<o:p></o:p> > + if (!adev->isp.cgs_device)<o:p></o:p> > + return -EINVAL;<o:p></o:p> > +<o:p></o:p> > + return 0;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static int isp_sw_fini(void *handle)<o:p></o:p> > +{<o:p></o:p> > + struct amdgpu_device *adev = (struct amdgpu_device *)handle;<o:p></o:p> > +<o:p></o:p> > + pr_info("%s called adev %p\n", __func__, adev);<o:p></o:p> > +<o:p></o:p> > + if (adev->isp.cgs_device)<o:p></o:p> > + amdgpu_cgs_destroy_device(adev->isp.cgs_device);<o:p></o:p> > +<o:p></o:p> > + return 0;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +/**<o:p></o:p> > + * isp_hw_init - start and test isp block<o:p></o:p> > + *<o:p></o:p> > + * @adev: amdgpu_device pointer<o:p></o:p> > + *<o:p></o:p> > + */<o:p></o:p> > +static int isp_hw_init(void *handle)<o:p></o:p> > +{<o:p></o:p> > + int r;<o:p></o:p> > + u64 isp_base;<o:p></o:p> > + struct amdgpu_device *adev = (struct amdgpu_device *)handle;<o:p></o:p> > +<o:p></o:p> > + const struct amdgpu_ip_block *ip_block =<o:p></o:p> > + amdgpu_device_ip_get_ip_block(adev, <o:p> </o:p> > + AMD_IP_BLOCK_TYPE_ISP);<o:p></o:p> > +<o:p></o:p> > + if (!ip_block)<o:p></o:p> > + return -EINVAL;<o:p></o:p> > +<o:p></o:p> > + if (adev->rmmio_size == 0 || adev->rmmio_size < 0x5289)<o:p></o:p> > + return -EINVAL;<o:p></o:p> > +<o:p></o:p> > + isp_base = adev->rmmio_base;<o:p></o:p> > +<o:p></o:p> > + adev->isp.isp_cell = kcalloc(1, sizeof(struct mfd_cell), GFP_KERNEL);<o:p></o:p> > + if (!adev->isp.isp_cell) {<o:p></o:p> > + r = -ENOMEM;<o:p></o:p> > + DRM_ERROR("%s: isp mfd cell alloc failed\n", __func__);<o:p></o:p> > + goto failure;<o:p></o:p> > + }<o:p></o:p> > +<o:p></o:p> > + adev->isp.isp_res = kcalloc(2, sizeof(struct resource), GFP_KERNEL);<o:p></o:p> > + if (!adev->isp.isp_res) {<o:p></o:p> > + r = -ENOMEM;<o:p></o:p> > + DRM_ERROR("%s: isp mfd res alloc failed\n", __func__);<o:p></o:p> > + goto failure;<o:p></o:p> > + }<o:p></o:p> > +<o:p></o:p> > + adev->isp.isp_pdata = kzalloc(sizeof(*adev->isp.isp_pdata), GFP_KERNEL);<o:p></o:p> > + if (!adev->isp.isp_pdata) {<o:p></o:p> > + r = -ENOMEM;<o:p></o:p> > + DRM_ERROR("%s: isp platform data alloc failed\n", __func__);<o:p></o:p> > + goto failure;<o:p></o:p> > + }<o:p></o:p> > +<o:p></o:p> > + // initialize isp platform data<o:p></o:p> > + adev->isp.isp_pdata->adev = (void *)adev;<o:p></o:p> > + adev->isp.isp_pdata->asic_type = adev->asic_type;<o:p></o:p> > + adev->isp.isp_pdata->base_rmmio_size = adev->rmmio_size;<o:p></o:p> > +<o:p></o:p> > + adev->isp.isp_res[0].name = "isp41_reg";<o:p></o:p> > + adev->isp.isp_res[0].flags = IORESOURCE_MEM;<o:p></o:p> > + adev->isp.isp_res[0].start = isp_base;<o:p></o:p> > + adev->isp.isp_res[0].end = isp_base + ISP_REGS_OFFSET_END;<o:p></o:p> > +<o:p></o:p> > + adev->isp.isp_res[1].name = "isp41_irq";<o:p></o:p> > + adev->isp.isp_res[1].flags = IORESOURCE_IRQ;<o:p></o:p> > + adev->isp.isp_res[1].start = amdgpu_irq_create_mapping(adev, <o:p></o:p> > + 162);<o:p></o:p> <o:p> </o:p> You should replace 162 with whatever the src id you need for your IP is. 162 was the src id for ACP. I think it's something else for ISP.<o:p></o:p> Also, if you need both the client id and the src id, you should update<o:p></o:p> amdgpu_irq_create_mapping() to take into account both ids.<o:p></o:p> <o:p> </o:p> Alex<o:p></o:p> <o:p> </o:p> <o:p> </o:p> > + adev->isp.isp_res[1].end = adev->isp.isp_res[1].start;<o:p></o:p> > +<o:p></o:p> > + adev->isp.isp_cell[0].name = "amd_isp41_capture";<o:p></o:p> > + adev->isp.isp_cell[0].num_resources = 2;<o:p></o:p> > + adev->isp.isp_cell[0].resources = &adev->isp.isp_res[0];<o:p></o:p> > + adev->isp.isp_cell[0].platform_data = adev->isp.isp_pdata;<o:p></o:p> > + adev->isp.isp_cell[0].pdata_size = sizeof(struct <o:p></o:p> > + isp_platform_data);<o:p></o:p> > +<o:p></o:p> > + r = mfd_add_hotplug_devices(adev->isp.parent, adev->isp.isp_cell, 1);<o:p></o:p> > + if (r) {<o:p></o:p> > + DRM_ERROR("%s: add mfd hotplug device failed\n", __func__);<o:p></o:p> > + goto failure;<o:p></o:p> > + }<o:p></o:p> > +<o:p></o:p> > + // Temporary WA added to disable MMHUB TLSi until the GART initialization<o:p></o:p> > + // is ready to support MMHUB TLSi and SAW for ISP HW to access GART memory<o:p></o:p> > + // using the TLSi path<o:p></o:p> > + cgs_write_register(adev->isp.cgs_device, mmDAGB0_WRCLI5_V4_1 >> 2, 0xFE5FEAA8);<o:p></o:p> > + cgs_write_register(adev->isp.cgs_device, mmDAGB0_WRCLI9_V4_1 >> 2, 0xFE5FEAA8);<o:p></o:p> > + cgs_write_register(adev->isp.cgs_device, mmDAGB0_WRCLI10_V4_1 >> 2, 0xFE5FEAA8);<o:p></o:p> > + cgs_write_register(adev->isp.cgs_device, mmDAGB0_WRCLI14_V4_1 >> 2, 0xFE5FEAA8);<o:p></o:p> > + cgs_write_register(adev->isp.cgs_device, mmDAGB0_WRCLI19_V4_1 >> 2, 0xFE5FEAA8);<o:p></o:p> > + cgs_write_register(adev->isp.cgs_device, mmDAGB0_WRCLI20_V4_1 <o:p></o:p> > + >> 2, 0xFE5FEAA8);<o:p></o:p> > +<o:p></o:p> > + return 0;<o:p></o:p> > +<o:p></o:p> > +failure:<o:p></o:p> > +<o:p></o:p> > + kfree(adev->isp.isp_pdata);<o:p></o:p> > + kfree(adev->isp.isp_res);<o:p></o:p> > + kfree(adev->isp.isp_cell);<o:p></o:p> > +<o:p></o:p> > + return r;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +/**<o:p></o:p> > + * isp_hw_fini - stop the hardware block<o:p></o:p> > + *<o:p></o:p> > + * @adev: amdgpu_device pointer<o:p></o:p> > + *<o:p></o:p> > + */<o:p></o:p> > +static int isp_hw_fini(void *handle)<o:p></o:p> > +{<o:p></o:p> > + struct amdgpu_device *adev = (struct amdgpu_device *)handle;<o:p></o:p> > +<o:p></o:p> > + // remove isp mfd device<o:p></o:p> > + mfd_remove_devices(adev->isp.parent);<o:p></o:p> > +<o:p></o:p> > + kfree(adev->isp.isp_res);<o:p></o:p> > + kfree(adev->isp.isp_cell);<o:p></o:p> > + kfree(adev->isp.isp_pdata);<o:p></o:p> > +<o:p></o:p> > + return 0;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static int isp_suspend(void *handle)<o:p></o:p> > +{<o:p></o:p> > + return 0;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static int isp_resume(void *handle)<o:p></o:p> > +{<o:p></o:p> > + return 0;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static int isp_load_fw_by_psp(struct amdgpu_device *adev) {<o:p></o:p> > + const struct common_firmware_header *hdr;<o:p></o:p> > + char ucode_prefix[30];<o:p></o:p> > + char fw_name[40];<o:p></o:p> > + int r = 0;<o:p></o:p> > +<o:p></o:p> > + // get isp fw binary name and path<o:p></o:p> > + amdgpu_ucode_ip_version_decode(adev, ISP_HWIP, ucode_prefix,<o:p></o:p> > + sizeof(ucode_prefix));<o:p></o:p> > + snprintf(fw_name, sizeof(fw_name), "amdgpu/%s.bin", <o:p></o:p> > + ucode_prefix);<o:p></o:p> > +<o:p></o:p> > + // read isp fw<o:p></o:p> > + r = amdgpu_ucode_request(adev, &adev->isp.fw, fw_name);<o:p></o:p> > + if (r) {<o:p></o:p> > + DRM_ERROR("%s: failed to read isp fw %s\n", __func__, fw_name);<o:p></o:p> > + amdgpu_ucode_release(&adev->isp.fw);<o:p></o:p> > + return r;<o:p></o:p> > + }<o:p></o:p> > +<o:p></o:p> > + hdr = (const struct common_firmware_header <o:p> </o:p> > + *)adev->isp.fw->data;<o:p></o:p> > +<o:p></o:p> > + adev->firmware.ucode[AMDGPU_UCODE_ID_ISP].ucode_id =<o:p></o:p> > + AMDGPU_UCODE_ID_ISP;<o:p></o:p> > + adev->firmware.ucode[AMDGPU_UCODE_ID_ISP].fw = adev->isp.fw;<o:p></o:p> > +<o:p></o:p> > + adev->firmware.fw_size +=<o:p></o:p> > + ALIGN(le32_to_cpu(hdr->ucode_size_bytes), PAGE_SIZE);<o:p></o:p> > +<o:p></o:p> > + DRM_INFO("isp fw <%s> load success, (base_addr, size)=(%p,%d)\n", fw_name,<o:p></o:p> > + adev->isp.fw->data, (int)adev->isp.fw->size);<o:p></o:p> > +<o:p></o:p> > + return r;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static int isp_early_init(void *handle) {<o:p></o:p> > + int ret = 0;<o:p></o:p> > + struct amdgpu_device *adev = (struct amdgpu_device *)handle;<o:p></o:p> > +<o:p></o:p> > + ret = isp_load_fw_by_psp(adev);<o:p></o:p> > + if (ret) {<o:p></o:p> > + DRM_WARN("%s: isp fw load failed\n", __func__);<o:p></o:p> > + ret = 0;<o:p></o:p> > + }<o:p></o:p> > +<o:p></o:p> > + return ret;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static bool isp_is_idle(void *handle) {<o:p></o:p> > + return true;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static int isp_wait_for_idle(void *handle) {<o:p></o:p> > + return 0;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static int isp_soft_reset(void *handle) {<o:p></o:p> > + return 0;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static int isp_set_clockgating_state(void *handle,<o:p></o:p> > + enum amd_clockgating_state state) <o:p></o:p> > +{<o:p></o:p> > + return 0;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static int isp_set_powergating_state(void *handle,<o:p></o:p> > + enum amd_powergating_state state) <o:p></o:p> > +{<o:p></o:p> > + return 0;<o:p></o:p> > +}<o:p></o:p> > +<o:p></o:p> > +static const struct amd_ip_funcs isp_ip_funcs = {<o:p></o:p> > + .name = "isp_ip",<o:p></o:p> > + .early_init = isp_early_init,<o:p></o:p> > + .late_init = NULL,<o:p></o:p> > + .sw_init = isp_sw_init,<o:p></o:p> > + .sw_fini = isp_sw_fini,<o:p></o:p> > + .hw_init = isp_hw_init,<o:p></o:p> > + .hw_fini = isp_hw_fini,<o:p></o:p> > + .suspend = isp_suspend,<o:p></o:p> > + .resume = isp_resume,<o:p></o:p> > + .is_idle = isp_is_idle,<o:p></o:p> > + .wait_for_idle = isp_wait_for_idle,<o:p></o:p> > + .soft_reset = isp_soft_reset,<o:p></o:p> > + .set_clockgating_state = isp_set_clockgating_state,<o:p></o:p> > + .set_powergating_state = isp_set_powergating_state, };<o:p></o:p> > +<o:p></o:p> > +const struct amdgpu_ip_block_version isp_ip_block = {<o:p></o:p> > + .type = AMD_IP_BLOCK_TYPE_ISP,<o:p></o:p> > + .major = 4,<o:p></o:p> > + .minor = 1,<o:p></o:p> > + .rev = 0,<o:p></o:p> > + .funcs = &isp_ip_funcs,<o:p></o:p> > +};<o:p></o:p> > diff --git a/drivers/gpu/drm/amd/amdgpu/amdgpu_isp.h <o:p> </o:p> > b/drivers/gpu/drm/amd/amdgpu/amdgpu_isp.h<o:p></o:p> > new file mode 100644<o:p></o:p> > index 000000000000..2adcb4b4dc6e<o:p></o:p> > --- /dev/null<o:p></o:p> > +++ b/drivers/gpu/drm/amd/amdgpu/amdgpu_isp.h<o:p></o:p> > @@ -0,0 +1,54 @@<o:p></o:p> > +/* SPDX-License-Identifier: MIT */<o:p></o:p> > +/*<o:p></o:p> > + * Copyright (C) 2024 Advanced Micro Devices, Inc. All rights reserved.<o:p></o:p> > + * All Rights Reserved.<o:p></o:p> > + *<o:p></o:p> > + * Permission is hereby granted, free of charge, to any person <o:p></o:p> > +obtaining a<o:p></o:p> > + * copy of this software and associated documentation files (the<o:p></o:p> > + * "Software"), to deal in the Software without restriction, <o:p></o:p> > +including<o:p></o:p> > + * without limitation the rights to use, copy, modify, merge, <o:p></o:p> > +publish,<o:p></o:p> > + * distribute, sub license, and/or sell copies of the Software, and <o:p></o:p> > +to<o:p></o:p> > + * permit persons to whom the Software is furnished to do so, subject <o:p></o:p> > +to<o:p></o:p> > + * the following conditions:<o:p></o:p> > + *<o:p></o:p> > + * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, <o:p></o:p> > +EXPRESS OR<o:p></o:p> > + * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF <o:p></o:p> > +MERCHANTABILITY,<o:p></o:p> > + * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT <o:p></o:p> > +SHALL<o:p></o:p> > + * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR <o:p></o:p> > +ANY CLAIM,<o:p></o:p> > + * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT <o:p></o:p> > +OR<o:p></o:p> > + * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE <o:p></o:p> > +OR THE<o:p></o:p> > + * USE OR OTHER DEALINGS IN THE SOFTWARE.<o:p></o:p> > + *<o:p></o:p> > + * The above copyright notice and this permission notice (including <o:p></o:p> > +the<o:p></o:p> > + * next paragraph) shall be included in all copies or substantial <o:p></o:p> > +portions<o:p></o:p> > + * of the Software.<o:p></o:p> > + *<o:p></o:p> > + */<o:p></o:p> > +<o:p></o:p> > +#ifndef __AMDGPU_ISP_H__<o:p></o:p> > +#define __AMDGPU_ISP_H__<o:p></o:p> > +<o:p></o:p> > +#include <linux/mfd/core.h><o:p></o:p> > +#include <linux/mfd/core.h><o:p></o:p> > +<o:p></o:p> > +#define ISP_REGS_OFFSET_END 0x629A4<o:p></o:p> > +<o:p></o:p> > +struct isp_platform_data {<o:p></o:p> > + void *adev;<o:p></o:p> > + u32 asic_type;<o:p></o:p> > + resource_size_t base_rmmio_size; };<o:p></o:p> > +<o:p></o:p> > +struct amdgpu_isp {<o:p></o:p> > + struct device *parent;<o:p></o:p> > + struct cgs_device *cgs_device;<o:p></o:p> > + struct mfd_cell *isp_cell;<o:p></o:p> > + struct resource *isp_res;<o:p></o:p> > + struct isp_platform_data *isp_pdata;<o:p></o:p> > + unsigned int harvest_config;<o:p></o:p> > + const struct firmware *fw;<o:p></o:p> > +};<o:p></o:p> > +<o:p></o:p> > +extern const struct amdgpu_ip_block_version isp_ip_block;<o:p></o:p> > +<o:p></o:p> > +#endif /* __AMDGPU_ISP_H__ */<o:p></o:p> > diff --git a/drivers/gpu/drm/amd/amdgpu/amdgpu_psp.c <o:p> </o:p> > b/drivers/gpu/drm/amd/amdgpu/amdgpu_psp.c<o:p></o:p> > index 37820dd03cab..b4bd943a7cc8 100644<o:p></o:p> > --- a/drivers/gpu/drm/amd/amdgpu/amdgpu_psp.c<o:p></o:p> > +++ b/drivers/gpu/drm/amd/amdgpu/amdgpu_psp.c<o:p></o:p> > @@ -2539,6 +2539,9 @@ static int psp_get_fw_type(struct amdgpu_firmware_info *ucode,<o:p></o:p> > case AMDGPU_UCODE_ID_JPEG_RAM:<o:p></o:p> > *type = GFX_FW_TYPE_JPEG_RAM;<o:p></o:p> > break;<o:p></o:p> > + case AMDGPU_UCODE_ID_ISP:<o:p></o:p> > + *type = GFX_FW_TYPE_ISP;<o:p></o:p> > + break;<o:p></o:p> > case AMDGPU_UCODE_ID_MAXIMUM:<o:p></o:p> > default:<o:p></o:p> > return -EINVAL;<o:p></o:p> > diff --git a/drivers/gpu/drm/amd/amdgpu/amdgpu_ucode.c <o:p> </o:p> > b/drivers/gpu/drm/amd/amdgpu/amdgpu_ucode.c<o:p></o:p> > index 75ece8a2f96b..a9de78bb96e2 100644<o:p></o:p> > --- a/drivers/gpu/drm/amd/amdgpu/amdgpu_ucode.c<o:p></o:p> > +++ b/drivers/gpu/drm/amd/amdgpu/amdgpu_ucode.c<o:p></o:p> > @@ -712,6 +712,8 @@ const char *amdgpu_ucode_name(enum AMDGPU_UCODE_ID ucode_id)<o:p></o:p> > return "RS64_MEC_P2_STACK";<o:p></o:p> > case AMDGPU_UCODE_ID_CP_RS64_MEC_P3_STACK:<o:p></o:p> > return "RS64_MEC_P3_STACK";<o:p></o:p> > + case AMDGPU_UCODE_ID_ISP:<o:p></o:p> > + return "ISP";<o:p></o:p> > default:<o:p></o:p> > return "UNKNOWN UCODE";<o:p></o:p> > }<o:p></o:p> > @@ -1411,6 +1413,9 @@ void amdgpu_ucode_ip_version_decode(struct amdgpu_device *adev, int block_type,<o:p></o:p> > case VPE_HWIP:<o:p></o:p> > ip_name = "vpe";<o:p></o:p> > break;<o:p></o:p> > + case ISP_HWIP:<o:p></o:p> > + ip_name = "isp";<o:p></o:p> > + break;<o:p></o:p> > default:<o:p></o:p> > BUG();<o:p></o:p> > }<o:p></o:p> > diff --git a/drivers/gpu/drm/amd/amdgpu/amdgpu_ucode.h <o:p> </o:p> > b/drivers/gpu/drm/amd/amdgpu/amdgpu_ucode.h<o:p></o:p> > index a3c04f711099..db745ab7b0c8 100644<o:p></o:p> > --- a/drivers/gpu/drm/amd/amdgpu/amdgpu_ucode.h<o:p></o:p> > +++ b/drivers/gpu/drm/amd/amdgpu/amdgpu_ucode.h<o:p></o:p> > @@ -523,6 +523,7 @@ enum AMDGPU_UCODE_ID {<o:p></o:p> > AMDGPU_UCODE_ID_UMSCH_MM_CMD_BUFFER,<o:p></o:p> > AMDGPU_UCODE_ID_P2S_TABLE,<o:p></o:p> > AMDGPU_UCODE_ID_JPEG_RAM,<o:p></o:p> > + AMDGPU_UCODE_ID_ISP,<o:p></o:p> > AMDGPU_UCODE_ID_MAXIMUM,<o:p></o:p> > };<o:p></o:p> ><o:p> </o:p> > --<o:p></o:p> > 2.34.1<o:p></o:p> ><o:p> </o:p> </div> </div> </body> </html>