<div dir="ltr"><br><div class="gmail_extra"><br><div class="gmail_quote">On Tue, Aug 1, 2017 at 4:11 PM, Philipp Zabel <span dir="ltr"><<a href="mailto:p.zabel@pengutronix.de" target="_blank">p.zabel@pengutronix.de</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">On Thu, 2017-07-27 at 15:47 +0300, Andrey Gusakov wrote:<br>
> Minimum pixel clock period is 6.5 nS for DPI. Do not accept  modes<br>
> with lower pixel clock period.<br>
><br>
> Signed-off-by: Andrey Gusakov <<a href="mailto:andrey.gusakov@cogentembedded.com">andrey.gusakov@<wbr>cogentembedded.com</a>><br>
> ---<br>
>  drivers/gpu/drm/bridge/<wbr>tc358767.c | 5 ++++-<br>
>  1 file changed, 4 insertions(+), 1 deletion(-)<br>
><br>
> diff --git a/drivers/gpu/drm/bridge/<wbr>tc358767.c b/drivers/gpu/drm/bridge/<wbr>tc358767.c<br>
> index f605bb7d1aa3..e8008e0c2e88 100644<br>
> --- a/drivers/gpu/drm/bridge/<wbr>tc358767.c<br>
> +++ b/drivers/gpu/drm/bridge/<wbr>tc358767.c<br>
> @@ -1103,7 +1103,10 @@ static bool tc_bridge_mode_fixup(struct drm_bridge *bridge,<br>
>  static int tc_connector_mode_valid(struct drm_connector *connector,<br>
>                                  struct drm_display_mode *mode)<br>
>  {<br>
> -     /* Accept any mode */<br>
> +     /* PCLK limitation = 6.5 nS */<br>
> +     if (mode->clock > 163000)<br>
> +             return MODE_CLOCK_HIGH;<br>
<br>
</span>The comment doesn't match the code. If the limit is 6.5 nS, shouldn't<br>
that be<br>
        if (mode->clock > 153846)<br>
?<br></blockquote><div>You are right. Have no idea where did I take this value from.<br></div><div>Datasheet says it is up to 154MHz. I'll resend this patch.<br><br></div><div>Thank you.<br> </div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
<br>
regards<br>
<span class="HOEnZb"><font color="#888888">Philipp<br>
<br>
</font></span></blockquote></div><br></div></div>