<div dir="ltr"><div dir="ltr">On Thu, Jan 9, 2020 at 7:44 PM Harry Wentland <<a href="mailto:hwentlan@amd.com">hwentlan@amd.com</a>> wrote:<br></div><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">On 2020-01-09 10:20 a.m., Mario Kleiner wrote:<br>
> If the current eDP link settings, as read from hw, provide a higher<br>
> bandwidth than the verified_link_cap ones (= reported_link_cap), then<br>
> override verified_link_cap with current settings.<br>
> <br>
> These initial current eDP link settings have been set up by<br>
> firmware during boot, so they should work on the eDP panel.<br>
> Therefore use them if the firmware thinks they are good and<br>
> they provide higher link bandwidth, e.g., to enable higher<br>
> resolutions / color depths.<br>
> <br>
 </blockquote><div><br></div><div>Hi Harry, happy new year!<br></div><div> <br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">
This only works when taking over from UEFI, so on boot or resume from<br>
hibernate. This wouldn't work on a normal suspend/resume.<br>
<br></blockquote><div><br></div><div>See the other thread i just cc'ed you on. Depends if dc_link_detect_helper() gets skipped/early returns or not on EDP. Some if statement suggests it might get skipped on EDP + resume?<br></div><div> </div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">
Can you check if setting link->dc->config.optimize_edp_link_rate (see<br>
first if statement in detect_edp_sink_caps) fixes this? I imagine we<br>
need to read the reported settings from DP_SUPPORTED_LINK_RATES and fail<br>
to do so.<br></blockquote><div><br></div><div>Tried that already (see other mail), replacing the whole if statement with a if (true) to force reading DP_SUPPORTED_LINK_RATES. The whole table reads back as all-zero, and versions are DP 1.1, eDP 1.3, not 1.4+ as what seems to be required. The use the classic link bw stuff, but with a non-standard link bandwidth multiplier of 0xc, and a reported DP_MAX_LINK_RATE of 0xa, contradicting the 0xc setting that the firmware sets at bootup.</div><div><br></div><div>Seems to be a very Apple thing...</div><div>-mario<br></div><div> </div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">
<br>
Thanks,<br>
Harry<br>
<br>
> This fixes a problem found on the MacBookPro 2017 Retina panel:<br>
> <br>
> The panel reports 10 bpc color depth in its EDID, and the<br>
> firmware chooses link settings at boot which support enough<br>
> bandwidth for 10 bpc (324000 kbit/sec aka LINK_RATE_RBR2),<br>
> but the DP_MAX_LINK_RATE dpcd register only reports 2.7 Gbps<br>
> as possible, so verified_link_cap is only good for 2.7 Gbps<br>
> and 8 bpc, not providing the full color depth of the panel.<br>
> <br>
> Signed-off-by: Mario Kleiner <<a href="mailto:mario.kleiner.de@gmail.com" target="_blank">mario.kleiner.de@gmail.com</a>><br>
> Cc: Alex Deucher <<a href="mailto:alexander.deucher@amd.com" target="_blank">alexander.deucher@amd.com</a>><br>
> ---<br>
>  drivers/gpu/drm/amd/display/dc/core/dc_link.c | 21 +++++++++++++++++++<br>
>  1 file changed, 21 insertions(+)<br>
> <br>
> diff --git a/drivers/gpu/drm/amd/display/dc/core/dc_link.c b/drivers/gpu/drm/amd/display/dc/core/dc_link.c<br>
> index 5ea4a1675259..f3acdb8fead5 100644<br>
> --- a/drivers/gpu/drm/amd/display/dc/core/dc_link.c<br>
> +++ b/drivers/gpu/drm/amd/display/dc/core/dc_link.c<br>
> @@ -819,6 +819,27 @@ static bool dc_link_detect_helper(struct dc_link *link,<br>
>               case SIGNAL_TYPE_EDP: {<br>
>                       detect_edp_sink_caps(link);<br>
>                       read_current_link_settings_on_detect(link);<br>
> +<br>
> +                     /* If cur_link_settings provides higher bandwidth than<br>
> +                      * verified_link_cap, then use cur_link_settings as new<br>
> +                      * verified_link_cap, as it obviously works according to<br>
> +                      * firmware boot setup.<br>
> +                      *<br>
> +                      * This has been observed on the Apple MacBookPro 2017<br>
> +                      * Retina panel, which boots with a link setting higher<br>
> +                      * than what dpcd[DP_MAX_LINK_RATE] claims as possible.<br>
> +                      * Overriding allows to run the panel at 10 bpc / 30 bit.<br>
> +                      */<br>
> +                     if (dc_link_bandwidth_kbps(link, &link->cur_link_settings) ><br>
> +                         dc_link_bandwidth_kbps(link, &link->verified_link_cap)) {<br>
> +                             DC_LOG_DETECTION_DP_CAPS(<br>
> +                             "eDP current link setting bw %d kbps > verified_link_cap %d kbps. Override.",<br>
> +                             dc_link_bandwidth_kbps(link, &link->cur_link_settings),<br>
> +                             dc_link_bandwidth_kbps(link, &link->verified_link_cap));<br>
> +<br>
> +                             link->verified_link_cap = link->cur_link_settings;<br>
> +                     }<br>
> +<br>
>                       sink_caps.transaction_type = DDC_TRANSACTION_TYPE_I2C_OVER_AUX;<br>
>                       sink_caps.signal = SIGNAL_TYPE_EDP;<br>
>                       break;<br>
> <br>
</blockquote></div></div>