<html xmlns:v="urn:schemas-microsoft-com:vml" xmlns:o="urn:schemas-microsoft-com:office:office" xmlns:w="urn:schemas-microsoft-com:office:word" xmlns:m="http://schemas.microsoft.com/office/2004/12/omml" xmlns="http://www.w3.org/TR/REC-html40"> <head> <meta http-equiv="Content-Type" content="text/html; charset=utf-8"> <meta name="Generator" content="Microsoft Word 15 (filtered medium)"> <style></style> </head> <body lang="EN-US" link="blue" vlink="purple" style="word-wrap:break-word"> <p style="font-family:Calibri;font-size:10pt;color:#0000FF;margin:5pt;font-style:normal;font-weight:normal;text-decoration:none;" align="Left"> [AMD Official Use Only - AMD Internal Distribution Only]<br> </p> <br> <div> <div class="WordSection1"> <p class="MsoNormal">Thanks, Vitaly, will modify it.<o:p></o:p></p> <p class="MsoNormal"><o:p> </o:p></p> <p class="MsoNormal">Regards,<o:p></o:p></p> <p class="MsoNormal">Trigger<o:p></o:p></p> <div style="border:none;border-left:solid blue 1.5pt;padding:0in 0in 0in 4.0pt"> <div> <div style="border:none;border-top:solid #E1E1E1 1.0pt;padding:3.0pt 0in 0in 0in"> <p class="MsoNormal"><b><span style="font-size:11.0pt;font-family:"Calibri",sans-serif">From:</span></b><span style="font-size:11.0pt;font-family:"Calibri",sans-serif"> Prosyak, Vitaly <Vitaly.Prosyak@amd.com> <br> <b>Sent:</b> Wednesday, August 21, 2024 10:48 PM<br> <b>To:</b> Huang, Trigger <Trigger.Huang@amd.com>; igt-dev@lists.freedesktop.org<br> <b>Cc:</b> Prosyak, Vitaly <Vitaly.Prosyak@amd.com>; Deucher, Alexander <Alexander.Deucher@amd.com><br> <b>Subject:</b> Re: [PATCH] tests/amdgpu: enable amd_deadlock test on Renior<o:p></o:p></span></p> </div> </div> <p class="MsoNormal"><o:p> </o:p></p> <p>Thanks for catching this. Please add the following comment: "For example, the <code> <span style="font-size:10.0pt">ioctl amdgpu_query_hw_ip_info</span></code> could fail if certain IP instance types are not present in the ASIC."<o:p></o:p></p> <p>Also, to avoid compiler compliance issues with zero initialization, please add <code><span style="font-size:10.0pt">memset(&</span></code>hw_ip_info<code><span style="font-size:10.0pt">, 0, sizeof(</span></code>hw_ip_info<code><span style="font-size:10.0pt">));</span></code><o:p></o:p></p> <p>With this fixed, it is reviewed by Vitaly Prosyak <a href="mailto:vitaly.prosyak@amd.com"> vitaly.prosyak@amd.com</a>.<o:p></o:p></p> <p>Thanks, Vitaly<o:p></o:p></p> <div> <p class="MsoNormal">On 2024-08-21 07:02, <a href="mailto:Trigger.Huang@amd.com"> Trigger.Huang@amd.com</a> wrote:<o:p></o:p></p> </div> <blockquote style="margin-top:5.0pt;margin-bottom:5.0pt"> <pre>From: Trigger Huang <a href="mailto:Trigger.Huang@amd.com"><Trigger.Huang@amd.com></a><o:p></o:p></pre> <pre><o:p> </o:p></pre> <pre>When family_id is AMDGPU_FAMILY_RV, we further check if it is Renoir<o:p></o:p></pre> <pre>by chip_external_rev.<o:p></o:p></pre> <pre><o:p> </o:p></pre> <pre>When checking if a command ring is available on a specific AMD GPU in<o:p></o:p></pre> <pre>is_rings_available(), delete the igt_assert_eq(). Because it is normal<o:p></o:p></pre> <pre>that not all the rings are available on all ASIC families.<o:p></o:p></pre> <pre>For example, there is no AMD_IP_VPE on Renior<o:p></o:p></pre> <pre><o:p> </o:p></pre> <pre>Signed-off-by: Trigger Huang <a href="mailto:Trigger.Huang@amd.com"><Trigger.Huang@amd.com></a><o:p></o:p></pre> <pre>---<o:p></o:p></pre> <pre> lib/amdgpu/amd_ip_blocks.c | 4 +---<o:p></o:p></pre> <pre> tests/amdgpu/amd_deadlock.c | 4 +++-<o:p></o:p></pre> <pre> 2 files changed, 4 insertions(+), 4 deletions(-)<o:p></o:p></pre> <pre><o:p> </o:p></pre> <pre>diff --git a/lib/amdgpu/amd_ip_blocks.c b/lib/amdgpu/amd_ip_blocks.c<o:p></o:p></pre> <pre>index 3cd9ce7d2..c880a2926 100644<o:p></o:p></pre> <pre>--- a/lib/amdgpu/amd_ip_blocks.c<o:p></o:p></pre> <pre>+++ b/lib/amdgpu/amd_ip_blocks.c<o:p></o:p></pre> <pre>@@ -902,10 +902,8 @@ is_rings_available(amdgpu_device_handle device_handle, uint32_t mask,<o:p></o:p></pre> <pre> enum amd_ip_block_type type)<o:p></o:p></pre> <pre> {<o:p></o:p></pre> <pre> struct drm_amdgpu_info_hw_ip hw_ip_info = {0};<o:p></o:p></pre> <pre>- int r;<o:p></o:p></pre> <pre> <o:p></o:p></pre> <pre>- r = amdgpu_query_hw_ip_info(device_handle, type, 0, &hw_ip_info);<o:p></o:p></pre> <pre>- igt_assert_eq(r, 0);<o:p></o:p></pre> <pre>+ amdgpu_query_hw_ip_info(device_handle, type, 0, &hw_ip_info);<o:p></o:p></pre> <pre> <o:p></o:p></pre> <pre> return hw_ip_info.available_rings & mask;<o:p></o:p></pre> <pre> }<o:p></o:p></pre> <pre>diff --git a/tests/amdgpu/amd_deadlock.c b/tests/amdgpu/amd_deadlock.c<o:p></o:p></pre> <pre>index 52ba08494..96da49002 100644<o:p></o:p></pre> <pre>--- a/tests/amdgpu/amd_deadlock.c<o:p></o:p></pre> <pre>+++ b/tests/amdgpu/amd_deadlock.c<o:p></o:p></pre> <pre>@@ -8,6 +8,7 @@<o:p></o:p></pre> <pre> #include "lib/amdgpu/amd_memory.h"<o:p></o:p></pre> <pre> #include "lib/amdgpu/amd_command_submission.h"<o:p></o:p></pre> <pre> #include "lib/amdgpu/amd_deadlock_helpers.h"<o:p></o:p></pre> <pre>+#include "lib/amdgpu/amdgpu_asic_addr.h"<o:p></o:p></pre> <pre> <o:p></o:p></pre> <pre> #define AMDGPU_FAMILY_SI 110 /* Hainan, Oland, Verde, Pitcairn, Tahiti */<o:p></o:p></pre> <pre> #define AMDGPU_FAMILY_CI 120 /* Bonaire, Hawaii */<o:p></o:p></pre> <pre>@@ -24,7 +25,8 @@ is_deadlock_tests_enable(const struct amdgpu_gpu_info *gpu_info)<o:p></o:p></pre> <pre> if (gpu_info->family_id == AMDGPU_FAMILY_SI ||<o:p></o:p></pre> <pre> gpu_info->family_id == AMDGPU_FAMILY_KV ||<o:p></o:p></pre> <pre> gpu_info->family_id == AMDGPU_FAMILY_CZ ||<o:p></o:p></pre> <pre>- gpu_info->family_id == AMDGPU_FAMILY_RV) {<o:p></o:p></pre> <pre>+ ((gpu_info->family_id == AMDGPU_FAMILY_RV) &&<o:p></o:p></pre> <pre>+ (!ASICREV_IS_RENOIR(gpu_info->chip_external_rev)))) {<o:p></o:p></pre> <pre> igt_info("\n\nGPU reset is not enabled for the ASIC, deadlock test skip\n");<o:p></o:p></pre> <pre> enable = false;<o:p></o:p></pre> <pre> }<o:p></o:p></pre> </blockquote> </div> </div> </div> </body> </html>