<div dir="ltr"><div>Hi Tvrtko,</div><div><br></div><div>I'll add this to my list, Kamil was already earlier asking me about this. I got back from vacation and needed to sort other things first.</div><div><br></div><div>/Juha-Pekka</div><br><div class="gmail_quote gmail_quote_container"><div dir="ltr" class="gmail_attr">On Mon, Aug 11, 2025 at 11:43 AM Tvrtko Ursulin <<a href="mailto:tursulin@ursulin.net">tursulin@ursulin.net</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><br>
On 22/07/2025 08:39, Tvrtko Ursulin wrote:<br>
> Set the MOCS indices in surface state from the source and<br>
> destination buffers. So far it was done only for the input<br>
> buffer and only for 4Tile formats. Always setting it alings<br>
> with how rendercopy does it and it fixes the AuxCCS tests on<br>
> ADL when target is of the MC flavour.<br>
> <br>
> Signed-off-by: Tvrtko Ursulin <<a href="mailto:tvrtko.ursulin@igalia.com" target="_blank">tvrtko.ursulin@igalia.com</a>><br>
> Cc: Imre Deak <<a href="mailto:imre.deak@intel.com" target="_blank">imre.deak@intel.com</a>><br>
> Cc: Juha-Pekka Heikkilä <<a href="mailto:juha-pekka.heikkila@intel.com" target="_blank">juha-pekka.heikkila@intel.com</a>><br>
> Cc: Mika Kahola <<a href="mailto:mika.kahola@intel.com" target="_blank">mika.kahola@intel.com</a>><br>
> ---<br>
> Lets see what the CI will think of this change.<br>
<br>
CI is happy. Any takers for review?<br>
<br>
Regards,<br>
<br>
Tvrtko<br>
<br>
> Curiously the AuxCCS tests where target is RC, so rendercopy<br>
> which does set the MOCS correctly is used, are still flaky so<br>
> that sounds like a different problem.<br>
> ---<br>
>   lib/veboxcopy_gen12.c | 4 ++++<br>
>   1 file changed, 4 insertions(+)<br>
> <br>
> diff --git a/lib/veboxcopy_gen12.c b/lib/veboxcopy_gen12.c<br>
> index 4e3aefaf1f44..2193433a1c00 100644<br>
> --- a/lib/veboxcopy_gen12.c<br>
> +++ b/lib/veboxcopy_gen12.c<br>
> @@ -258,6 +258,8 @@ static void emit_tiling_convert_cmd(struct intel_bb *ibb,<br>
>   <br>
>       if (HAS_4TILE(ibb->devid))<br>
>               tc->tc1_2.input_mocs_idx = IS_DG2(ibb->devid) ? 3 : 9;<br>
> +     else<br>
> +             tc->tc1_2.input_mocs_idx = src->mocs_index;<br>
>   <br>
>       tc->tc1_2.input_tiled_resource_mode = src->tiling == I915_TILING_Yf;<br>
>   <br>
> @@ -278,6 +280,8 @@ static void emit_tiling_convert_cmd(struct intel_bb *ibb,<br>
>                       dst->compression == I915_COMPRESSION_RENDER;<br>
>       }<br>
>   <br>
> +     tc->tc3_4.output_mocs_idx = dst->mocs_index;<br>
> +<br>
>       if (HAS_4TILE(ibb->devid))<br>
>               tc->tc3_4.output_mocs_idx = IS_DG2(ibb->devid) ? 3 : 9;<br>
>   <br>
<br>
</blockquote></div></div>