<div dir="ltr"><div dir="ltr">On Thu, Jan 9, 2020 at 4:38 PM Ville Syrjälä <<a href="mailto:ville.syrjala@linux.intel.com">ville.syrjala@linux.intel.com</a>> wrote:<br></div><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">On Thu, Jan 09, 2020 at 05:26:57PM +0200, Ville Syrjälä wrote:<br>
> On Thu, Jan 09, 2020 at 04:07:52PM +0100, Mario Kleiner wrote:<br>> > The panel reports 10 bpc color depth in its EDID, and the UEFI<br>
> > firmware chooses link settings at boot which support enough<br>
> > bandwidth for 10 bpc (324000 kbit/sec to be precise), but the<br>
> > DP_MAX_LINK_RATE dpcd register only reports 2.7 Gbps as possible,<br>
<br>
Does it actually or do we just ignore the fact that it reports 3.24Gbps?<br>
<br>
If it really reports 3.24 then we should be able to just add that to<br>
dp_rates[] in intel_dp_set_sink_rates() and be done with it.<br>
<br>
Although we'd likely want to skip 3.24 unless it really is reported<br>
as the max so as to not use that non-standard rate on other displays.<br>
So would require a bit fancier logic for that.<br>
<br></blockquote><div><br></div><div>Was also my initial thought, but the DP_MAX_LINK_RATE reg reports 2.7 Gbps as maximum.</div>-mario</div><div class="gmail_quote"><br></div></div>