<div dir="ltr">> MTL has a fixed rawclk of 38400Mhz. Register does not need to be<br>> +             * MTL always uses a 38.4 MHz rawclk.  The bspec tells us<br><div>Mismatch between commit message and comment. Probably</div><div>38400Mhz -> 38400kHz</div><div>-caz</div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Mon, Aug 1, 2022 at 8:29 PM Matt Roper <<a href="mailto:matthew.d.roper@intel.com">matthew.d.roper@intel.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">On Wed, Jul 27, 2022 at 06:34:09PM -0700, Radhakrishna Sripada wrote:<br>
> From: Clint Taylor <<a href="mailto:clinton.a.taylor@intel.com" target="_blank">clinton.a.taylor@intel.com</a>><br>
> <br>
> MTL has a fixed rawclk of 38400Mhz. Register does not need to be<br>
> reprogrammed.<br>
> <br>
> Bspec: 49304<br>
> <br>
> Signed-off-by: Clint Taylor <<a href="mailto:clinton.a.taylor@intel.com" target="_blank">clinton.a.taylor@intel.com</a>><br>
> ---<br>
>  drivers/gpu/drm/i915/display/intel_cdclk.c | 7 +++++++<br>
>  1 file changed, 7 insertions(+)<br>
> <br>
> diff --git a/drivers/gpu/drm/i915/display/intel_cdclk.c b/drivers/gpu/drm/i915/display/intel_cdclk.c<br>
> index 86a22c3766e5..390a198b0011 100644<br>
> --- a/drivers/gpu/drm/i915/display/intel_cdclk.c<br>
> +++ b/drivers/gpu/drm/i915/display/intel_cdclk.c<br>
> @@ -3036,6 +3036,13 @@ u32 intel_read_rawclk(struct drm_i915_private *dev_priv)<br>
>  <br>
>       if (INTEL_PCH_TYPE(dev_priv) >= PCH_DG1)<br>
>               freq = dg1_rawclk(dev_priv);<br>
> +     else if (INTEL_PCH_TYPE(dev_priv) >= PCH_MTP)<br>
> +             /*<br>
> +             * MTL always uses a 38.4 MHz rawclk.  The bspec tells us<br>
<br>
Indentation isn't quite right here.<br>
<br>
Patch is also missing your s-o-b.<br>
<br>
With those fixed,<br>
<br>
Reviewed-by: Matt Roper <<a href="mailto:matthew.d.roper@intel.com" target="_blank">matthew.d.roper@intel.com</a>><br>
<br>
> +             * "RAWCLK_FREQ defaults to the values for 38.4 and does<br>
> +             * not need to be programmed."<br>
> +             */<br>
> +             freq = 38400;<br>
>       else if (INTEL_PCH_TYPE(dev_priv) >= PCH_CNP)<br>
>               freq = cnp_rawclk(dev_priv);<br>
>       else if (HAS_PCH_SPLIT(dev_priv))<br>
> -- <br>
> 2.25.1<br>
> <br>
<br>
-- <br>
Matt Roper<br>
Graphics Software Engineer<br>
VTT-OSGC Platform Enablement<br>
Intel Corporation<br>
</blockquote></div><br clear="all"><div><br></div>-- <br><div dir="ltr" class="gmail_signature"><div dir="ltr"><div><div dir="ltr"><div><div dir="ltr"><div><div dir="ltr"><div><div dir="ltr"><div>-caz, caz at caztech dot com, 503-six one zero - five six nine nine(m)<br></div></div></div></div></div></div></div></div></div></div></div>