<html xmlns:v="urn:schemas-microsoft-com:vml" xmlns:o="urn:schemas-microsoft-com:office:office" xmlns:w="urn:schemas-microsoft-com:office:word" xmlns:m="http://schemas.microsoft.com/office/2004/12/omml" xmlns="http://www.w3.org/TR/REC-html40"> <head> <meta http-equiv="Content-Type" content="text/html; charset=us-ascii"> <meta name="Generator" content="Microsoft Word 15 (filtered medium)"> <style></style> </head> <body lang="EN-US" link="#0563C1" vlink="#954F72"> <div class="WordSection1"> please use plain text format.<o:p></o:p> <o:p> </o:p> Also since there is no user of this API, I don’t think we can accept it now.<o:p></o:p> <o:p> </o:p> <div style="border:none;border-left:solid blue 1.5pt;padding:0in 0in 0in 4.0pt"> <div> <div style="border:none;border-top:solid #E1E1E1 1.0pt;padding:3.0pt 0in 0in 0in"> From: intel-gvt-dev [mailto:intel-gvt-dev-bounces@lists.freedesktop.org] On Behalf Of Liu, Yang2 Sent: Friday, March 24, 2017 10:30 AM To: intel-gvt-dev@lists.freedesktop.org Cc: Liu, Yang2 <yang2.liu@intel.com> Subject: [PATCH] drm/i915/gvt: Add support for framebuffer decoding<o:p></o:p> </div> </div> <o:p> </o:p> This patch decode the frambuffer attributes, and provide some API for usage like surface size calculation.<o:p></o:p> <o:p> </o:p> Signed-off-by: Yang Liu <<a href="mailto:yang2.liu@intel.com">yang2.liu@intel.com</a>><o:p></o:p> ---<o:p></o:p> drivers/gpu/drm/i915/gvt/Makefile | 2 +-<o:p></o:p> drivers/gpu/drm/i915/gvt/fb_decoder.c | 403 ++++++++++++++++++++++++++++++++++<o:p></o:p> drivers/gpu/drm/i915/gvt/fb_decoder.h | 88 ++++++++<o:p></o:p> drivers/gpu/drm/i915/gvt/gvt.h | 1 +<o:p></o:p> drivers/gpu/drm/i915/gvt/reg.h | 40 ++++<o:p></o:p> 5 files changed, 533 insertions(+), 1 deletion(-) create mode 100644 drivers/gpu/drm/i915/gvt/fb_decoder.c<o:p></o:p> create mode 100644 drivers/gpu/drm/i915/gvt/fb_decoder.h<o:p></o:p> <o:p> </o:p> diff --git a/drivers/gpu/drm/i915/gvt/Makefile b/drivers/gpu/drm/i915/gvt/Makefile<o:p></o:p> index b123c20..2243fce 100644<o:p></o:p> --- a/drivers/gpu/drm/i915/gvt/Makefile<o:p></o:p> +++ b/drivers/gpu/drm/i915/gvt/Makefile<o:p></o:p> @@ -1,7 +1,7 @@<o:p></o:p> GVT_DIR := gvt<o:p></o:p> GVT_SOURCE := gvt.o aperture_gm.o handlers.o vgpu.o trace_points.o firmware.o \<o:p></o:p> interrupt.o gtt.o cfg_space.o opregion.o mmio.o display.o edid.o \<o:p></o:p> - execlist.o scheduler.o sched_policy.o render.o cmd_parser.o<o:p></o:p> + execlist.o scheduler.o sched_policy.o render.o cmd_parser.o <o:p></o:p> +fb_decoder.o<o:p></o:p> <o:p> </o:p> ccflags-y += -I$(src) -I$(src)/$(GVT_DIR) -Wall<o:p></o:p> i915-y += $(addprefix $(GVT_DIR)/, $(GVT_SOURCE))<o:p></o:p> diff --git a/drivers/gpu/drm/i915/gvt/fb_decoder.c b/drivers/gpu/drm/i915/gvt/fb_decoder.c<o:p></o:p> new file mode 100644<o:p></o:p> index 0000000..a09f17c<o:p></o:p> --- /dev/null<o:p></o:p> +++ b/drivers/gpu/drm/i915/gvt/fb_decoder.c<o:p></o:p> @@ -0,0 +1,403 @@<o:p></o:p> +/*<o:p></o:p> + * Copyright(c) 2011-2016 Intel Corporation. All rights reserved.<o:p></o:p> + *<o:p></o:p> + * Permission is hereby granted, free of charge, to any person <o:p></o:p> +obtaining a<o:p></o:p> + * copy of this software and associated documentation files (the <o:p></o:p> +"Software"),<o:p></o:p> + * to deal in the Software without restriction, including without <o:p></o:p> +limitation<o:p></o:p> + * the rights to use, copy, modify, merge, publish, distribute, <o:p></o:p> +sublicense,<o:p></o:p> + * and/or sell copies of the Software, and to permit persons to whom <o:p></o:p> +the<o:p></o:p> + * Software is furnished to do so, subject to the following conditions:<o:p></o:p> + *<o:p></o:p> + * The above copyright notice and this permission notice (including the <o:p></o:p> +next<o:p></o:p> + * paragraph) shall be included in all copies or substantial portions <o:p></o:p> +of the<o:p></o:p> + * Software.<o:p></o:p> + *<o:p></o:p> + * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, <o:p></o:p> +EXPRESS OR<o:p></o:p> + * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF <o:p></o:p> +MERCHANTABILITY,<o:p></o:p> + * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT <o:p></o:p> +SHALL<o:p></o:p> + * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR <o:p></o:p> +OTHER<o:p></o:p> + * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, <o:p></o:p> +ARISING FROM,<o:p></o:p> + * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER <o:p></o:p> +DEALINGS IN THE<o:p></o:p> + * SOFTWARE.<o:p></o:p> + *<o:p></o:p> + * Authors:<o:p></o:p> + * Kevin Tian <<a href="mailto:kevin.tian@intel.com">kevin.tian@intel.com</a>><o:p></o:p> + *<o:p></o:p> + * Contributors:<o:p></o:p> + * Ping Gao <<a href="mailto:ping.a.gao@intel.com">ping.a.gao@intel.com</a>><o:p></o:p> + * Xiaoguang Chen <<a href="mailto:xiaoguang.chen@intel.com">xiaoguang.chen@intel.com</a>><o:p></o:p> + * Yang Liu <<a href="mailto:yang2.liu@intel.com">yang2.liu@intel.com</a>><o:p></o:p> + *<o:p></o:p> + */<o:p></o:p> +<o:p></o:p> +#include "i915_drv.h"<o:p></o:p> +#include "gvt.h"<o:p></o:p> +#include <uapi/drm/drm_fourcc.h><o:p></o:p> +<o:p></o:p> +/* The below definitions are required by guest. */ // [63:0] x:R:G:B <o:p></o:p> +16:16:16:16 little endian #define DRM_FORMAT_XRGB161616_GVT <o:p></o:p> +fourcc_code('X', 'R', '4', '8') // [63:0] x:B:G:R 16:16:16:16 little <o:p></o:p> +endian #define DRM_FORMAT_XBGR161616_GVT fourcc_code('X', 'B', '4', <o:p></o:p> +'8')<o:p></o:p> +<o:p></o:p> +static struct pixel_format preskl_pixel_formats[] = {<o:p></o:p> + [0x2] = {DRM_FORMAT_C8, 8, "8-bit Indexed"},<o:p></o:p> + [0x5] = {DRM_FORMAT_RGB565, 16, "16-bit BGRX (5:6:5 MSB-R:G:B)"},<o:p></o:p> + [0x6] = {DRM_FORMAT_XRGB8888, 32,<o:p></o:p> + "32-bit BGRX (8:8:8:8 MSB-X:R:G:B)"},<o:p></o:p> + [0x8] = {DRM_FORMAT_XBGR2101010, 32,<o:p></o:p> + "32-bit RGBX (2:10:10:10 MSB-X:B:G:R)"},<o:p></o:p> + [0xa] = {DRM_FORMAT_XRGB2101010, 32,<o:p></o:p> + "32-bit BGRX (2:10:10:10 MSB-X:R:G:B)"},<o:p></o:p> + [0xc] = {DRM_FORMAT_XRGB161616_GVT, 64,<o:p></o:p> + "64-bit RGBX Floating Point(16:16:16:16 MSB-X:B:G:R)"},<o:p></o:p> + [0xe] = {DRM_FORMAT_XBGR8888, 32,<o:p></o:p> + "32-bit RGBX (8:8:8:8 MSB-X:B:G:R)"}, };<o:p></o:p> +<o:p></o:p> +static struct pixel_format skl_pixel_formats[] = {<o:p></o:p> + {DRM_FORMAT_YUYV, 16, "16-bit packed YUYV (8:8:8:8 MSB-V:Y2:U:Y1)"},<o:p></o:p> + {DRM_FORMAT_UYVY, 16, "16-bit packed UYVY (8:8:8:8 MSB-Y2:V:Y1:U)"},<o:p></o:p> + {DRM_FORMAT_YVYU, 16, "16-bit packed YVYU (8:8:8:8 MSB-U:Y2:V:Y1)"},<o:p></o:p> + {DRM_FORMAT_VYUY, 16, "16-bit packed VYUY (8:8:8:8 MSB-Y2:U:Y1:V)"},<o:p></o:p> +<o:p></o:p> + {DRM_FORMAT_C8, 8, "8-bit Indexed"},<o:p></o:p> + {DRM_FORMAT_RGB565, 16, "16-bit BGRX (5:6:5 MSB-R:G:B)"},<o:p></o:p> + {DRM_FORMAT_ABGR8888, 32, "32-bit RGBA (8:8:8:8 MSB-A:B:G:R)"},<o:p></o:p> + {DRM_FORMAT_XBGR8888, 32, "32-bit RGBX (8:8:8:8 MSB-X:B:G:R)"},<o:p></o:p> +<o:p></o:p> + {DRM_FORMAT_ARGB8888, 32, "32-bit BGRA (8:8:8:8 MSB-A:R:G:B)"},<o:p></o:p> + {DRM_FORMAT_XRGB8888, 32, "32-bit BGRX (8:8:8:8 MSB-X:R:G:B)"},<o:p></o:p> + {DRM_FORMAT_XBGR2101010, 32, "32-bit RGBX (2:10:10:10 MSB-X:B:G:R)"},<o:p></o:p> + {DRM_FORMAT_XRGB2101010, 32, "32-bit BGRX (2:10:10:10 MSB-X:R:G:B)"},<o:p></o:p> + {DRM_FORMAT_XRGB161616_GVT, 64,<o:p></o:p> + "64-bit XRGB (16:16:16:16 MSB-X:R:G:B)"},<o:p></o:p> + {DRM_FORMAT_XBGR161616_GVT, 64,<o:p></o:p> + "64-bit XBGR (16:16:16:16 MSB-X:B:G:R)"},<o:p></o:p> +<o:p></o:p> + /* non-supported format has bpp default to 0 */<o:p></o:p> + {0, 0, NULL},<o:p></o:p> +};<o:p></o:p> +<o:p></o:p> +static struct pixel_format preskl_pixel_formats_sprite[] = {<o:p></o:p> + [0x0] = {DRM_FORMAT_YUV422, 16, "YUV 16-bit 4:2:2 packed"},<o:p></o:p> + [0x1] = {DRM_FORMAT_XRGB2101010, 32, "RGB 32-bit 2:10:10:10"},<o:p></o:p> + [0x2] = {DRM_FORMAT_XRGB8888, 32, "RGB 32-bit 8:8:8:8"},<o:p></o:p> + [0x3] = {DRM_FORMAT_XRGB161616_GVT, 64,<o:p></o:p> + "RGB 64-bit 16:16:16:16 Floating Point"},<o:p></o:p> + [0x4] = {DRM_FORMAT_AYUV, 32,<o:p></o:p> + "YUV 32-bit 4:4:4 packed (8:8:8:8 MSB-X:Y:U:V)"}, };<o:p></o:p> +<o:p></o:p> +<o:p></o:p> +static int gen8_get_pixel_format(u32 plane_ctl,<o:p></o:p> + struct intel_vgpu_common_plane_format *com_plane_fmt,<o:p></o:p> + enum intel_gvt_plane_type plane)<o:p></o:p> +{<o:p></o:p> + u32 color_order, yuv_order;<o:p></o:p> + int drm_format;<o:p></o:p> +<o:p></o:p> + if (plane != PRIMARY_PLANE && plane != SPRITE_PLANE)<o:p></o:p> + return -EINVAL;<o:p></o:p> +<o:p></o:p> + if (plane == PRIMARY_PLANE) {<o:p></o:p> + com_plane_fmt->tiled = !!(plane_ctl & DISPPLANE_TILED);<o:p></o:p> + com_plane_fmt->fmt_index = (plane_ctl &<o:p></o:p> + DISPPLANE_PIXFORMAT_MASK) >> _PRI_PLANE_FMT_SHIFT;<o:p></o:p> +<o:p></o:p> + memcpy(&com_plane_fmt->gen_pixel_format,<o:p></o:p> + &preskl_pixel_formats[com_plane_fmt->fmt_index],<o:p></o:p> + sizeof(struct pixel_format));<o:p></o:p> +<o:p></o:p> + com_plane_fmt->stride_mask = _PRI_PLANE_STRIDE_MASK;<o:p></o:p> + } else {<o:p></o:p> + com_plane_fmt->tiled = !!(plane_ctl & SPRITE_TILED);<o:p></o:p> + com_plane_fmt->fmt_index = (plane_ctl & SPRITE_PIXFORMAT_MASK)<o:p></o:p> + >> _SPRITE_FMT_SHIFT;<o:p></o:p> + color_order = !!(plane_ctl & SPRITE_RGB_ORDER_RGBX);<o:p></o:p> + yuv_order = (plane_ctl & SPRITE_YUV_BYTE_ORDER_MASK)<o:p></o:p> + >> _SPRITE_YUV_ORDER_SHIFT;<o:p></o:p> +<o:p></o:p> + memcpy(&com_plane_fmt->gen_pixel_format,<o:p></o:p> + &preskl_pixel_formats_sprite[com_plane_fmt->fmt_index],<o:p></o:p> + sizeof(struct pixel_format));<o:p></o:p> +<o:p></o:p> + com_plane_fmt->stride_mask = _SPRITE_STRIDE_MASK;<o:p></o:p> +<o:p></o:p> + drm_format = com_plane_fmt->gen_pixel_format.drm_format;<o:p></o:p> +<o:p></o:p> + if (!color_order) {<o:p></o:p> + if (drm_format == DRM_FORMAT_XRGB2101010)<o:p></o:p> + drm_format = DRM_FORMAT_XBGR2101010;<o:p></o:p> + else if (drm_format == DRM_FORMAT_XRGB8888)<o:p></o:p> + drm_format = DRM_FORMAT_XBGR8888;<o:p></o:p> + else if (drm_format == DRM_FORMAT_XRGB161616_GVT)<o:p></o:p> + drm_format = DRM_FORMAT_XBGR161616_GVT;<o:p></o:p> + }<o:p></o:p> +<o:p></o:p> + if (drm_format == DRM_FORMAT_YUV422) {<o:p></o:p> + switch (yuv_order) {<o:p></o:p> + case 0:<o:p></o:p> + drm_format = DRM_FORMAT_YUYV;<o:p></o:p> + break;<o:p></o:p> + case 1:<o:p></o:p> + drm_format = DRM_FORMAT_UYVY;<o:p></o:p> + break;<o:p></o:p> + case 2:<o:p></o:p> + drm_format = DRM_FORMAT_YVYU;<o:p></o:p> + break;<o:p></o:p> + case 3:<o:p></o:p> + drm_format = DRM_FORMAT_VYUY;<o:p></o:p> + break;<o:p></o:p> + default:<o:p></o:p> + /* yuv_order has only 2 bits */<o:p></o:p> + return -EINVAL;<o:p></o:p> + }<o:p></o:p> + }<o:p></o:p> +<o:p></o:p> + com_plane_fmt->gen_pixel_format.drm_format = drm_format;<o:p></o:p> + }<o:p></o:p> +<o:p></o:p> + return 0;<o:p></o:p> +}<o:p></o:p> +<o:p></o:p> +static int skl_format_to_drm(int format, bool rgb_order, bool alpha,<o:p></o:p> + int yuv_order)<o:p></o:p> +{<o:p></o:p> + int skl_pixel_formats_index = 14;<o:p></o:p> +<o:p></o:p> + switch (format) {<o:p></o:p> + case PLANE_CTL_FORMAT_INDEXED:<o:p></o:p> + skl_pixel_formats_index = 4;<o:p></o:p> + break;<o:p></o:p> +<o:p></o:p> + case PLANE_CTL_FORMAT_RGB_565:<o:p></o:p> + skl_pixel_formats_index = 5;<o:p></o:p> + break;<o:p></o:p> +<o:p></o:p> + case PLANE_CTL_FORMAT_XRGB_8888:<o:p></o:p> + if (rgb_order) {<o:p></o:p> + if (alpha)<o:p></o:p> + skl_pixel_formats_index = 6;<o:p></o:p> + else<o:p></o:p> + skl_pixel_formats_index = 7;<o:p></o:p> + } else {<o:p></o:p> + if (alpha)<o:p></o:p> + skl_pixel_formats_index = 8;<o:p></o:p> + else<o:p></o:p> + skl_pixel_formats_index = 9;<o:p></o:p> + }<o:p></o:p> + break;<o:p></o:p> +<o:p></o:p> + case PLANE_CTL_FORMAT_XRGB_2101010:<o:p></o:p> + if (rgb_order)<o:p></o:p> + skl_pixel_formats_index = 10;<o:p></o:p> + else<o:p></o:p> + skl_pixel_formats_index = 11;<o:p></o:p> + break;<o:p></o:p> +<o:p></o:p> + case PLANE_CTL_FORMAT_XRGB_16161616F:<o:p></o:p> + if (rgb_order)<o:p></o:p> + skl_pixel_formats_index = 12;<o:p></o:p> + else<o:p></o:p> + skl_pixel_formats_index = 13;<o:p></o:p> + break;<o:p></o:p> +<o:p></o:p> + case PLANE_CTL_FORMAT_YUV422:<o:p></o:p> + skl_pixel_formats_index = yuv_order >> 16;<o:p></o:p> + if (skl_pixel_formats_index > 3)<o:p></o:p> + return -EINVAL;<o:p></o:p> + break;<o:p></o:p> +<o:p></o:p> + default:<o:p></o:p> + break;<o:p></o:p> + }<o:p></o:p> +<o:p></o:p> + return skl_pixel_formats_index;<o:p></o:p> +}<o:p></o:p> +<o:p></o:p> +static int skl_get_pixel_format(u32 plane_ctl,<o:p></o:p> + struct intel_vgpu_common_plane_format *com_plane_fmt,<o:p></o:p> + enum intel_gvt_plane_type plane)<o:p></o:p> +{<o:p></o:p> + com_plane_fmt->tiled = plane_ctl & PLANE_CTL_TILED_MASK;<o:p></o:p> + com_plane_fmt->fmt_index = skl_format_to_drm(<o:p></o:p> + plane_ctl & PLANE_CTL_FORMAT_MASK,<o:p></o:p> + plane_ctl & PLANE_CTL_ORDER_RGBX,<o:p></o:p> + plane_ctl & PLANE_CTL_ALPHA_MASK,<o:p></o:p> + plane_ctl & PLANE_CTL_YUV422_ORDER_MASK);<o:p></o:p> +<o:p></o:p> + if (com_plane_fmt->fmt_index < 0)<o:p></o:p> + return -EINVAL;<o:p></o:p> +<o:p></o:p> + memcpy(&com_plane_fmt->gen_pixel_format,<o:p></o:p> + &skl_pixel_formats[com_plane_fmt->fmt_index],<o:p></o:p> + sizeof(struct pixel_format));<o:p></o:p> +<o:p></o:p> + com_plane_fmt->stride_mask = SKL_PLANE_STRIDE_MASK;<o:p></o:p> +<o:p></o:p> + return 0;<o:p></o:p> +}<o:p></o:p> +<o:p></o:p> +static int intel_vgpu_get_pixel_format(struct intel_vgpu *vgpu,<o:p></o:p> + u32 plane_ctl, struct intel_vgpu_common_plane_format *com_plane_fmt,<o:p></o:p> + enum intel_gvt_plane_type plane)<o:p></o:p> +{<o:p></o:p> + struct drm_i915_private *dev_priv = vgpu->gvt->dev_priv;<o:p></o:p> +<o:p></o:p> + if (IS_SKYLAKE(dev_priv))<o:p></o:p> + return skl_get_pixel_format(plane_ctl, com_plane_fmt, plane);<o:p></o:p> + else<o:p></o:p> + return gen8_get_pixel_format(plane_ctl, com_plane_fmt, plane); }<o:p></o:p> +<o:p></o:p> +static u32 intel_vgpu_get_stride(struct intel_vgpu *vgpu,<o:p></o:p> + enum intel_gvt_plane_type plane, int pipe, u32 tiled, int stride_mask,<o:p></o:p> + int bpp)<o:p></o:p> +{<o:p></o:p> + struct drm_i915_private *dev_priv = vgpu->gvt->dev_priv;<o:p></o:p> + u32 stride_reg = 0;<o:p></o:p> + u32 stride = 0;<o:p></o:p> +<o:p></o:p> + if (plane == PRIMARY_PLANE)<o:p></o:p> + stride_reg = vgpu_vreg(vgpu, DSPSTRIDE(pipe)) & stride_mask;<o:p></o:p> + else if (plane == SPRITE_PLANE)<o:p></o:p> + stride_reg = vgpu_vreg(vgpu, SPRSTRIDE(pipe)) & stride_mask;<o:p></o:p> + else<o:p></o:p> + gvt_err("unsupported plane: %d\n", plane);<o:p></o:p> +<o:p></o:p> + stride = stride_reg;<o:p></o:p> +<o:p></o:p> + if (IS_SKYLAKE(vgpu->gvt->dev_priv)) {<o:p></o:p> + switch (tiled) {<o:p></o:p> + case PLANE_CTL_TILED_LINEAR:<o:p></o:p> + stride = stride_reg * 64;<o:p></o:p> + break;<o:p></o:p> +<o:p></o:p> + case PLANE_CTL_TILED_X:<o:p></o:p> + stride = stride_reg * 512;<o:p></o:p> + break;<o:p></o:p> +<o:p></o:p> + case PLANE_CTL_TILED_Y:<o:p></o:p> + stride = stride_reg * 128;<o:p></o:p> + break;<o:p></o:p> +<o:p></o:p> + case PLANE_CTL_TILED_YF:<o:p></o:p> + if (bpp == 8)<o:p></o:p> + stride = stride_reg * 64;<o:p></o:p> + else if (bpp == 16 || bpp == 32 || bpp == 64)<o:p></o:p> + stride = stride_reg * 128;<o:p></o:p> + else<o:p></o:p> + gvt_err("skl: unsupported bpp: %d\n", bpp);<o:p></o:p> + break;<o:p></o:p> +<o:p></o:p> + default:<o:p></o:p> + gvt_err("skl: unsupported tile format:%x\n", tiled);<o:p></o:p> + }<o:p></o:p> + }<o:p></o:p> +<o:p></o:p> + return stride;<o:p></o:p> +}<o:p></o:p> +<o:p></o:p> +int intel_vgpu_decode_primary_plane_format(struct intel_vgpu *vgpu, int pipe,<o:p></o:p> + struct intel_vgpu_primary_plane_format *plane) {<o:p></o:p> + struct drm_i915_private *dev_priv = vgpu->gvt->dev_priv;<o:p></o:p> + struct intel_vgpu_common_plane_format com_plane_fmt;<o:p></o:p> + u32 v;<o:p></o:p> +<o:p></o:p> + v = vgpu_vreg(vgpu, DSPCNTR(pipe));<o:p></o:p> + plane->enabled = !!(v & DISPLAY_PLANE_ENABLE);<o:p></o:p> + if (!plane->enabled)<o:p></o:p> + return 0;<o:p></o:p> +<o:p></o:p> + if (intel_vgpu_get_pixel_format(vgpu, v, &com_plane_fmt,<o:p></o:p> + PRIMARY_PLANE)) {<o:p></o:p> + gvt_err("get pixel format error.\n");<o:p></o:p> + return -EINVAL;<o:p></o:p> + }<o:p></o:p> +<o:p></o:p> + if (!com_plane_fmt.gen_pixel_format.bpp) {<o:p></o:p> + gvt_err("non-supported pixel format (0x%x)\n",<o:p></o:p> + com_plane_fmt.fmt_index);<o:p></o:p> + return -EINVAL;<o:p></o:p> + }<o:p></o:p> +<o:p></o:p> + plane->tiled = com_plane_fmt.tiled;<o:p></o:p> + plane->hw_format = com_plane_fmt.fmt_index;<o:p></o:p> + plane->bpp = com_plane_fmt.gen_pixel_format.bpp;<o:p></o:p> + plane->drm_format = com_plane_fmt.gen_pixel_format.drm_format;<o:p></o:p> + memcpy(plane->drm_fmt_desc, com_plane_fmt.gen_pixel_format.desc,<o:p></o:p> + MAX_DRM_STR_SZ);<o:p></o:p> +<o:p></o:p> + plane->base = vgpu_vreg(vgpu, DSPSURF(pipe)) & GTT_PAGE_MASK;<o:p></o:p> + plane->stride = intel_vgpu_get_stride(vgpu, PRIMARY_PLANE, pipe,<o:p></o:p> + plane->tiled, com_plane_fmt.stride_mask, plane->bpp);<o:p></o:p> + plane->width = (vgpu_vreg(vgpu, PIPESRC(pipe))<o:p></o:p> + & _PIPE_H_SRCSZ_MASK) >> _PIPE_H_SRCSZ_SHIFT;<o:p></o:p> + plane->width += 1;<o:p></o:p> + plane->height = (vgpu_vreg(vgpu, PIPESRC(pipe))<o:p></o:p> + & _PIPE_H_SRCSZ_MASK) >> _PIPE_H_SRCSZ_SHIFT;<o:p></o:p> + plane->height += 1;<o:p></o:p> +<o:p></o:p> + v = vgpu_vreg(vgpu, DSPTILEOFF(pipe));<o:p></o:p> + plane->x_offset = (v & _PRI_PLANE_X_OFF_MASK) >> _PRI_PLANE_X_OFF_SHIFT;<o:p></o:p> + plane->y_offset = (v & _PRI_PLANE_Y_OFF_MASK) >> <o:p></o:p> +_PRI_PLANE_Y_OFF_SHIFT;<o:p></o:p> +<o:p></o:p> + return 0;<o:p></o:p> +}<o:p></o:p> +<o:p></o:p> +int intel_vgpu_decode_sprite_plane_format(struct intel_vgpu *vgpu, int pipe,<o:p></o:p> + struct intel_vgpu_sprite_plane_format *plane) {<o:p></o:p> + struct intel_vgpu_common_plane_format com_plane_fmt;<o:p></o:p> + u32 v;<o:p></o:p> +<o:p></o:p> + v = vgpu_vreg(vgpu, SPRCTL(pipe));<o:p></o:p> + plane->enabled = !!(v & SPRITE_ENABLE);<o:p></o:p> + if (!plane->enabled)<o:p></o:p> + return 0;<o:p></o:p> +<o:p></o:p> + if (intel_vgpu_get_pixel_format(vgpu, v, &com_plane_fmt,<o:p></o:p> + SPRITE_PLANE)) {<o:p></o:p> + gvt_err("get pixel format error.\n");<o:p></o:p> + return -EINVAL;<o:p></o:p> + }<o:p></o:p> +<o:p></o:p> + if (!com_plane_fmt.gen_pixel_format.bpp) {<o:p></o:p> + gvt_err("non-supported pixel format (0x%x)\n",<o:p></o:p> + com_plane_fmt.fmt_index);<o:p></o:p> + return -EINVAL;<o:p></o:p> + }<o:p></o:p> +<o:p></o:p> + plane->tiled = com_plane_fmt.tiled;<o:p></o:p> + plane->hw_format = com_plane_fmt.fmt_index;<o:p></o:p> + plane->bpp = com_plane_fmt.gen_pixel_format.bpp;<o:p></o:p> + plane->drm_format = com_plane_fmt.gen_pixel_format.drm_format;<o:p></o:p> + memcpy(plane->drm_fmt_desc, com_plane_fmt.gen_pixel_format.desc,<o:p></o:p> + MAX_DRM_STR_SZ);<o:p></o:p> +<o:p></o:p> + plane->base = vgpu_vreg(vgpu, SPRSURF(pipe)) & GTT_PAGE_MASK;<o:p></o:p> + plane->stride = intel_vgpu_get_stride(vgpu, SPRITE_PLANE, pipe,<o:p></o:p> + plane->tiled, com_plane_fmt.stride_mask, plane->bpp);<o:p></o:p> +<o:p></o:p> + v = vgpu_vreg(vgpu, SPRSIZE(pipe));<o:p></o:p> + plane->height = (v & _SPRITE_SIZE_HEIGHT_MASK)<o:p></o:p> + >> _SPRITE_SIZE_HEIGHT_SHIFT;<o:p></o:p> + plane->width = (v & _SPRITE_SIZE_WIDTH_MASK)<o:p></o:p> + >> _SPRITE_SIZE_WIDTH_SHIFT;<o:p></o:p> + plane->height += 1;<o:p></o:p> + plane->width += 1;<o:p></o:p> +<o:p></o:p> + v = vgpu_vreg(vgpu, SPRPOS(pipe));<o:p></o:p> + plane->x_pos = (v & _SPRITE_POS_X_MASK) >> _SPRITE_POS_X_SHIFT;<o:p></o:p> + plane->y_pos = (v & _SPRITE_POS_Y_MASK) >> _SPRITE_POS_Y_SHIFT;<o:p></o:p> +<o:p></o:p> + v = vgpu_vreg(vgpu, SPROFFSET(pipe));<o:p></o:p> + plane->x_offset = (v & _SPRITE_OFFSET_START_X_MASK)<o:p></o:p> + >> _SPRITE_OFFSET_START_X_SHIFT;<o:p></o:p> + plane->y_offset = (v & _SPRITE_OFFSET_START_Y_MASK)<o:p></o:p> + >> _SPRITE_OFFSET_START_Y_SHIFT;<o:p></o:p> +<o:p></o:p> + return 0;<o:p></o:p> +}<o:p></o:p> diff --git a/drivers/gpu/drm/i915/gvt/fb_decoder.h b/drivers/gpu/drm/i915/gvt/fb_decoder.h<o:p></o:p> new file mode 100644<o:p></o:p> index 0000000..d3f7b9e<o:p></o:p> --- /dev/null<o:p></o:p> +++ b/drivers/gpu/drm/i915/gvt/fb_decoder.h<o:p></o:p> @@ -0,0 +1,88 @@<o:p></o:p> +/*<o:p></o:p> + * Copyright(c) 2011-2016 Intel Corporation. All rights reserved.<o:p></o:p> + *<o:p></o:p> + * Permission is hereby granted, free of charge, to any person <o:p></o:p> +obtaining a<o:p></o:p> + * copy of this software and associated documentation files (the <o:p></o:p> +"Software"),<o:p></o:p> + * to deal in the Software without restriction, including without <o:p></o:p> +limitation<o:p></o:p> + * the rights to use, copy, modify, merge, publish, distribute, <o:p></o:p> +sublicense,<o:p></o:p> + * and/or sell copies of the Software, and to permit persons to whom <o:p></o:p> +the<o:p></o:p> + * Software is furnished to do so, subject to the following conditions:<o:p></o:p> + *<o:p></o:p> + * The above copyright notice and this permission notice (including the <o:p></o:p> +next<o:p></o:p> + * paragraph) shall be included in all copies or substantial portions <o:p></o:p> +of the<o:p></o:p> + * Software.<o:p></o:p> + *<o:p></o:p> + * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, <o:p></o:p> +EXPRESS OR<o:p></o:p> + * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF <o:p></o:p> +MERCHANTABILITY,<o:p></o:p> + * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT <o:p></o:p> +SHALL<o:p></o:p> + * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR <o:p></o:p> +OTHER<o:p></o:p> + * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, <o:p></o:p> +ARISING FROM,<o:p></o:p> + * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER <o:p></o:p> +DEALINGS IN THE<o:p></o:p> + * SOFTWARE.<o:p></o:p> + *<o:p></o:p> + * Authors:<o:p></o:p> + * Kevin Tian <<a href="mailto:kevin.tian@intel.com">kevin.tian@intel.com</a>><o:p></o:p> + *<o:p></o:p> + * Contributors:<o:p></o:p> + * Ping Gao <<a href="mailto:ping.a.gao@intel.com">ping.a.gao@intel.com</a>><o:p></o:p> + * Xiaoguang Chen <<a href="mailto:xiaoguang.chen@intel.com">xiaoguang.chen@intel.com</a>><o:p></o:p> + * Yang Liu <<a href="mailto:yang2.liu@intel.com">yang2.liu@intel.com</a>><o:p></o:p> + *<o:p></o:p> + */<o:p></o:p> +<o:p></o:p> +#ifndef _GVT_FB_DECODER_H_<o:p></o:p> +#define _GVT_FB_DECODER_H_<o:p></o:p> +<o:p></o:p> +<o:p></o:p> +#define MAX_DRM_STR_SZ 50<o:p></o:p> +struct intel_vgpu_primary_plane_format {<o:p></o:p> + u8 enabled;<o:p></o:p> + u32 tiled;<o:p></o:p> + u8 bpp;<o:p></o:p> + u32 hw_format;<o:p></o:p> + u32 drm_format;<o:p></o:p> + u32 base;<o:p></o:p> + u32 x_offset;<o:p></o:p> + u32 y_offset;<o:p></o:p> + u32 width;<o:p></o:p> + u32 height;<o:p></o:p> + u32 stride;<o:p></o:p> + u8 drm_fmt_desc[MAX_DRM_STR_SZ];<o:p></o:p> +};<o:p></o:p> +<o:p></o:p> +struct intel_vgpu_sprite_plane_format {<o:p></o:p> + u8 enabled;<o:p></o:p> + u8 tiled;<o:p></o:p> + u8 bpp;<o:p></o:p> + u32 hw_format;<o:p></o:p> + u32 drm_format;<o:p></o:p> + u32 base;<o:p></o:p> + u32 x_pos;<o:p></o:p> + u32 y_pos;<o:p></o:p> + u32 x_offset;<o:p></o:p> + u32 y_offset;<o:p></o:p> + u32 width;<o:p></o:p> + u32 height;<o:p></o:p> + u32 stride;<o:p></o:p> + u8 drm_fmt_desc[MAX_DRM_STR_SZ];<o:p></o:p> +};<o:p></o:p> +<o:p></o:p> +struct pixel_format {<o:p></o:p> + int drm_format;<o:p></o:p> + int bpp;<o:p></o:p> + char *desc;<o:p></o:p> +};<o:p></o:p> +<o:p></o:p> +struct intel_vgpu_common_plane_format {<o:p></o:p> + struct pixel_format gen_pixel_format;<o:p></o:p> + u32 tiled;<o:p></o:p> + int fmt_index;<o:p></o:p> + int stride_mask;<o:p></o:p> +};<o:p></o:p> +<o:p></o:p> +int intel_vgpu_decode_primary_plane_format(struct intel_vgpu *vgpu, int pipe,<o:p></o:p> + struct intel_vgpu_primary_plane_format *plane); int <o:p></o:p> +intel_vgpu_decode_sprite_plane_format(struct intel_vgpu *vgpu, int pipe,<o:p></o:p> + struct intel_vgpu_sprite_plane_format *plane);<o:p></o:p> +<o:p></o:p> +#endif<o:p></o:p> diff --git a/drivers/gpu/drm/i915/gvt/gvt.h b/drivers/gpu/drm/i915/gvt/gvt.h index 6dfc48b..0a43b46 100644<o:p></o:p> --- a/drivers/gpu/drm/i915/gvt/gvt.h<o:p></o:p> +++ b/drivers/gpu/drm/i915/gvt/gvt.h<o:p></o:p> @@ -46,6 +46,7 @@<o:p></o:p> #include "sched_policy.h"<o:p></o:p> #include "render.h"<o:p></o:p> #include "cmd_parser.h"<o:p></o:p> +#include "fb_decoder.h"<o:p></o:p> <o:p> </o:p> #define GVT_MAX_VGPU 8<o:p></o:p> <o:p> </o:p> diff --git a/drivers/gpu/drm/i915/gvt/reg.h b/drivers/gpu/drm/i915/gvt/reg.h index fbd023a..1233e1f 100644<o:p></o:p> --- a/drivers/gpu/drm/i915/gvt/reg.h<o:p></o:p> +++ b/drivers/gpu/drm/i915/gvt/reg.h<o:p></o:p> @@ -54,6 +54,46 @@<o:p></o:p> <o:p> </o:p> #define VGT_SPRSTRIDE(pipe) _PIPE(pipe, _SPRA_STRIDE, _PLANE_STRIDE_2_B)<o:p></o:p> <o:p> </o:p> +/* primary plane */<o:p></o:p> +#define _PRI_PLANE_FMT_SHIFT 26<o:p></o:p> +#define _PRI_PLANE_TILE_SHIFT 10<o:p></o:p> +<o:p></o:p> +#define _PRI_PLANE_STRIDE_SHIFT 6<o:p></o:p> +#define _PRI_PLANE_STRIDE_MASK (0x3ff << _PRI_PLANE_STRIDE_SHIFT)<o:p></o:p> +#define SKL_PLANE_STRIDE_MASK 0x3ff<o:p></o:p> +<o:p></o:p> +#define _PIPE_V_SRCSZ_SHIFT 0<o:p></o:p> +#define _PIPE_V_SRCSZ_MASK (0xfff << _PIPE_V_SRCSZ_SHIFT) #define <o:p></o:p> +_PIPE_H_SRCSZ_SHIFT 16 #define _PIPE_H_SRCSZ_MASK (0x1fff << <o:p></o:p> +_PIPE_H_SRCSZ_SHIFT)<o:p></o:p> +<o:p></o:p> +#define _PRI_PLANE_X_OFF_SHIFT 0<o:p></o:p> +#define _PRI_PLANE_X_OFF_MASK (0x1fff << _PRI_PLANE_X_OFF_SHIFT) <o:p></o:p> +#define _PRI_PLANE_Y_OFF_SHIFT 16 #define _PRI_PLANE_Y_OFF_MASK (0xfff <o:p></o:p> +<< _PRI_PLANE_Y_OFF_SHIFT)<o:p></o:p> +/* sprite */<o:p></o:p> +#define _SPRITE_FMT_SHIFT 25<o:p></o:p> +#define _SPRITE_YUV_ORDER_SHIFT 16<o:p></o:p> +<o:p></o:p> +#define _SPRITE_STRIDE_SHIFT 6<o:p></o:p> +#define _SPRITE_STRIDE_MASK (0x1ff << _SPRITE_STRIDE_SHIFT)<o:p></o:p> +<o:p></o:p> +#define _SPRITE_POS_X_SHIFT 0<o:p></o:p> +#define _SPRITE_POS_Y_SHIFT 16<o:p></o:p> +#define _SPRITE_POS_X_MASK (0x1fff << _SPRITE_POS_X_SHIFT)<o:p></o:p> +#define _SPRITE_POS_Y_MASK (0xfff << _SPRITE_POS_Y_SHIFT)<o:p></o:p> +<o:p></o:p> +#define _SPRITE_SIZE_WIDTH_SHIFT 0<o:p></o:p> +#define _SPRITE_SIZE_HEIGHT_SHIFT 16<o:p></o:p> +#define _SPRITE_SIZE_WIDTH_MASK (0x1fff << _SPRITE_SIZE_WIDTH_SHIFT)<o:p></o:p> +#define _SPRITE_SIZE_HEIGHT_MASK (0xfff << _SPRITE_SIZE_HEIGHT_SHIFT)<o:p></o:p> +<o:p></o:p> +#define _SPRITE_OFFSET_START_X_SHIFT 0<o:p></o:p> +#define _SPRITE_OFFSET_START_Y_SHIFT 16<o:p></o:p> +#define _SPRITE_OFFSET_START_X_MASK (0x1fff << _SPRITE_OFFSET_START_X_SHIFT)<o:p></o:p> +#define _SPRITE_OFFSET_START_Y_MASK (0xfff << _SPRITE_OFFSET_START_Y_SHIFT)<o:p></o:p> +<o:p></o:p> +<o:p></o:p> #define _REG_VECS_EXCC 0x1A028<o:p></o:p> #define _REG_VCS2_EXCC 0x1c028<o:p></o:p> <o:p> </o:p> --<o:p></o:p> 2.7.4<o:p></o:p> <o:p> </o:p> <o:p> </o:p> </div> </div> </body> </html>