<div dir="auto">Why can't the compiler perform this opt? At least we do that in nouveau...</div><div class="gmail_extra"><br><div class="gmail_quote">On Mar 7, 2017 7:33 AM, "Marek Olšák" <<a href="mailto:maraeo@gmail.com">maraeo@gmail.com</a>> wrote:<br type="attribution"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hi,<br>
<br>
These new TGSI opcodes are for better code generation in drivers. If you<br>
know the mipmap level or LOD is 0, you don't have to pass 0 to texture<br>
instructions on hardware that has dedicated instructions for level-zero<br>
fetches. This saves a temporary register that is usually required for<br>
the level or LOD parameter.<br>
<br>
This change surprisingly reduces VGPR register spilling for DiRT Showdown<br>
on radeonsi, but that doesn't seem to have a visible effect on performance.<br>
We can't make this improvement at the LLVM level though.<br>
<br>
Note that TXF with an MSAA target and TG4 already imply level = 0.<br>
<br>
Please review.<br>
<br>
Marek<br>
______________________________<wbr>_________________<br>
mesa-dev mailing list<br>
<a href="mailto:mesa-dev@lists.freedesktop.org">mesa-dev@lists.freedesktop.org</a><br>
<a href="https://lists.freedesktop.org/mailman/listinfo/mesa-dev" rel="noreferrer" target="_blank">https://lists.freedesktop.org/<wbr>mailman/listinfo/mesa-dev</a><br>
</blockquote></div></div>