<div dir="ltr"><div class="gmail_extra"><div class="gmail_quote">On Mon, Apr 3, 2017 at 8:55 AM, Nanley Chery <span dir="ltr"><<a href="mailto:nanleychery@gmail.com" target="_blank">nanleychery@gmail.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">On Mon, Apr 03, 2017 at 08:02:54AM +0200, Iago Toral wrote:<br>
> Can anyone review this one?<br>
><br>
> On Wed, 2017-03-29 at 08:58 +0200, Iago Toral Quiroga wrote:<br>
> > Writing and testing are two different things and they can be set<br>
> > separately<br>
> > by the application. If an application wants to record depth data<br>
> > without<br>
> > caring for the depth test, it can enable depth test and set the depth<br>
> > compare function to VK_COMPARE_OP_ALWAYS or it can simply disable<br>
> > depth testing altogether. Some CTS tests do the latter.<br>
> ><br>
<br>
</span>Doesn't disabling the depth test prevent any updates to the depth<br>
buffer?<br>
<br>
Section 25.10 Depth Test from the Vulkan spec says:<br>
<br>
   When disabled, the depth comparison and subsequent possible updates<br>
   to the value of the depth component of the depth/stencil attachment<br>
   are bypassed and the fragment is passed to the next operation.<span class="HOEnZb"><font color="#888888"><br></font></span></blockquote><div><br></div><div>Thanks!  Maybe I wasn't crazy when I wrote that line of code.  Consider my review retracted until we're sure this isn't a test bug.<br></div><div> </div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="HOEnZb"><font color="#888888">
-Nanley<br>
</font></span><div class="HOEnZb"><div class="h5"><br>
> > Fixes all multisample tests with depth-only formats in:<br>
> > dEQP-VK.renderpass.<wbr>multisample.*<br>
> > ---<br>
> >  src/intel/vulkan/genX_<wbr>pipeline.c | 4 ----<br>
> >  1 file changed, 4 deletions(-)<br>
> ><br>
> > diff --git a/src/intel/vulkan/genX_<wbr>pipeline.c<br>
> > b/src/intel/vulkan/genX_<wbr>pipeline.c<br>
> > index 85a9e4f..dc393cb 100644<br>
> > --- a/src/intel/vulkan/genX_<wbr>pipeline.c<br>
> > +++ b/src/intel/vulkan/genX_<wbr>pipeline.c<br>
> > @@ -728,10 +728,6 @@<br>
> > sanitize_ds_state(<wbr>VkPipelineDepthStencilStateCre<wbr>ateInfo *state,<br>
> >  {<br>
> >     *stencilWriteEnable = state->stencilTestEnable;<br>
> >  <br>
> > -   /* If the depth test is disabled, we won't be writing anything.<br>
> > */<br>
> > -   if (!state->depthTestEnable)<br>
> > -      state->depthWriteEnable = false;<br>
> > -<br>
> >     /* The Vulkan spec requires that if either depth or stencil is<br>
> > not present,<br>
> >      * the pipeline is to act as if the test silently passes.<br>
> >      */<br>
> ______________________________<wbr>_________________<br>
> mesa-dev mailing list<br>
> <a href="mailto:mesa-dev@lists.freedesktop.org">mesa-dev@lists.freedesktop.org</a><br>
> <a href="https://lists.freedesktop.org/mailman/listinfo/mesa-dev" rel="noreferrer" target="_blank">https://lists.freedesktop.org/<wbr>mailman/listinfo/mesa-dev</a><br>
</div></div></blockquote></div><br></div></div>